请注意运放闭环后可能出现的共轭极点问题

2011-12-9 17:11

运放DC gain很大，BW又不太大时，闭环后有可能在输出端产生共轭极点对。可能的情况包括1）反馈系数太大；2）输出端挂的电容太大。产生共轭极点后，闭环AC response会在平带响应结束后产生一个先上翘后下压的情形，很多人认为这是“一个零点两个极点”，也由人更倾向于在应用中相信“增益带宽积”是存在的，但这都是不对的。这样的一个共轭极点对既有可能恶化闭环相位裕度，又有可能在把更多的噪声cover到带内。
解决的方法是选择更高带宽的运放，或者在高容性负载和运放输出端之间加一个小电阻，可以通过TI的TINA工具仿真得到。

2011-12-11 14:20

多谢楼主分享，哈哈哈哈

2011-12-19 11:17

多谢楼主提点啊，遇到类似问题就有解决方案了

专栏首页

请注意运放闭环后可能出现的共轭极点问题

相关下载

相关帖子