[资料分享]

聊一聊上拉电阻、下拉电阻、使用场景及阻值选择

[复制链接]
17475|7
手机看帖
扫描二维码
随时随地手机跟帖
tpgf|  楼主 | 2020-12-3 11:24 | 显示全部楼层 |阅读模式
1. 上拉电阻

上拉,从字面意思就是往上面拉,数字电路中“上”指的是啥?指逻辑1,在电路设计中,逻辑1代表高电平。那把什么往上面拉呢,当然不会是电源,也不会是地,那只能是信号了。

自然就会得到概念,把一个信号通过一个电阻接到高电平,叫作上拉,这个电阻充当的作用就是上拉电阻。

2. 下拉电阻

把一个信号通过一个电阻接到低电平(地),叫作下拉,这个电阻充当的作用就是下拉电阻。

为什么会出现上拉电阻,下拉电阻呢?什么场景下需要用到上拉下拉电阻呢?上下拉电阻的阻值如何选择呢?


3. 上拉电阻使用场景3.1. TTL驱动CMOS

标准TTL电平的V O H m a x V_{OH_{max}}VOHmax​​(高电平输出最大值)为2.4V,而CMOS的V I H m i n V_{IHmin}VIHmin​(高电平输入最小值)为3.5V,当TTL驱动CMOS时,TTL输出高电平时,CMOS可能无法有效识别为高电平,所以需要在TTL的输出上加一个上拉电阻,将TTL的输出高电平提高到5V,使CMOS有效识别。

TTL低电平驱动CMOS时,TTL的V O L m a x V_{OL_{max}}VOLmax​​(低电平输出最大值)为0.5V,小于CMOS的V I L m a x V_{ILmax}VILmax​(低电平输入最大值)的1.5V,所以TTL低电平可以正常被CMOS识别。

R u R_{u}Ru​越小,上拉能力越大,但是会增大TTL端的饱和压降,导致TTL输出的低电平很高,R u RuRu太大,会延缓TTL输出的上升沿。

watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_0,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0FsYmVydDk5Mg==,size_16,color_FFFFFF,t_0#pic_center.jpg

TTL驱动CMOS
3.2. OC和OD门

采用OC和OD门结构的,都需要添加上拉电阻,下图I2C是OD结构,SDA和SCL信号上都需要加上拉电阻,不加上拉电阻,OC和OD是无法输出高电平的。

关于IIC上拉电阻的阻值如何选择?可以查看之前博主写的**:IIC软件协议及硬件知识汇总

watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_0,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0FsYmVydDk5Mg==,size_16,color_FFFFFF,t_0#pic_center.jpg

I2C的OD结构
3.3. 低电平中断检测

对于低电平中断触发电路来说,一般在MCU的检测端会加一个上拉电阻,当INT低电平到来时,MCU_INT_DET会变为低电平,触发中断。

R1太大,MCU_INT_DET的上升沿越慢,R1太小,有可能造成灌电流过大,导致MCU管脚烧坏。

watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_0,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0FsYmVydDk5Mg==,size_16,color_FFFFFF,t_0#pic_center.jpg

低电平中断检测电路
3.4. 固定电平

如LDO电路,高电平使能时,一般会在使能脚CE加上拉电阻到VIN,达到上电LDO就有输出的效果。

对于R1,一般芯片的SPEC会给出,最常见的是10K和100K,那你说47K行不行,当然也行,要看LDO CE管脚的灌电流能力,也就是5V加在R1上的电流需要小于CE管脚最大灌电流,如果太大,CE脚可能会烧毁。

watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_0,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0FsYmVydDk5Mg==,size_16,color_FFFFFF,t_0#pic_center.jpg

LDO电路

4. 下拉电阻使用场景4.1. 固定电平

如NMOS的控制电路中,一般G极加一个下拉电阻,固定低电平,MOS管的GS阻抗很大,容易遭到静电的干扰,导致GS之间产生较高电压,使MOS管开关状态改变。

对于R2,MOS管在关闭状态,流过R2的耗流为0,MOS管导通状态;流过R2的电流为I = V C T R L / R 2 I=V_{CTRL}/R2I=VCTRL​/R2,如果想减小耗流,尽可能提高R2的阻值,一般取值200K,1M等。

watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_0,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0FsYmVydDk5Mg==,size_16,color_FFFFFF,t_0#pic_center.jpg

MOS管开关电路
4.1. 作为放电电阻

有的LDO电路中,也会加R4下拉电阻,叫假负载,LDO关闭时,用于快速泄放C6上的电压,这和电路的使用场景有相关。加R4的坏处是,在正常工作时,会增加I = 3.3 / R 4 I=3.3/R4I=3.3/R4的耗流,再说一句,现在也有带自放电功能的LDO,带自放电和不带自放电,有利有弊,之前写的LDO参数解读、特性、参考设计博客,有提到LDO的自放电特性,感兴趣的可以自己阅读。

对于R4,阻值越小,放电越快,但是正常工作时,增加的耗流会越大。

watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_0,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0FsYmVydDk5Mg==,size_16,color_FFFFFF,t_0#pic_center.jpg


使用特权

评论回复

相关帖子

xyz549040622| | 2020-12-21 22:20 | 显示全部楼层
支持下谢谢分享!

使用特权

评论回复
欢乐家园| | 2020-12-25 21:32 | 显示全部楼层
支持下谢谢分享!

使用特权

评论回复
欢乐家园| | 2020-12-25 21:42 | 显示全部楼层

使用特权

评论回复
hk6108| | 2020-12-25 22:20 | 显示全部楼层
「拉」,就是连通,哪端开路就补哪端,连上了,电路才完整。

使用特权

评论回复
shashaa| | 2021-4-20 16:58 | 显示全部楼层
学习一下

使用特权

评论回复
kangwubin| | 2021-5-13 08:16 | 显示全部楼层
不错!支持一哈

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1271

主题

13688

帖子

8

粉丝