基于RISC-V指令集架构的SoC设计

tb_riscv_soc.sv ：在testbench中直接将要执行的指令load进入Memory中。

//`timescale 1ns / 1ps

// Company:

// Engineer:

//

// Create Date: 2021/03/13

// Author Name: Sniper

// Module Name: tb_riscv_soc

// Project Name:

// Target Devices:

// Tool Versions:

// Description:

//

// Dependencies:

//

// Revision:

// Revision 0.01 - File Created

// Additional Comments:

//

module tb_riscv_soc;

//parameter

parameter MEM_SIZE = 8192;

parameter FIRMWARE = "";

//DUT signals

reg         clk;

reg         reset;

wire        lock;

reg         uart_rx;

wire        uart_tx;

reg  [31:0] gpio_in;

wire [31:0] gpio_out;

initial

begin

    clk = 1;

    reset = 1;

    uart_rx = 1'b1;

    gpio_in = 32'hABCD5678;

        #100;

    @(posedge clk);

    reset <= 0;

end

//clock

always #5 clk = ~clk;

localparam  INSTR_CNT = 30'd24;

wire [0:INSTR_CNT-1] [31:0] instr_rom_cell = {

    32'h000062b3,   // 0x00000000

    32'h200002b7,   // 0x00000004

    32'h12345337,   // 0x00000008

    32'h67836313,   // 0x0000000c

    32'h0062a023,   // 0x00000010

    32'h00006e33,   // 0x00000014

    32'h008e6e13,   // 0x00000018

    32'h00006333,   // 0x0000001c

    32'h0fe36313,   // 0x00000020

    32'h01c31333,   // 0x00000024

    32'h0dc36313,   // 0x00000028

    32'h0062a023,   // 0x0000002c

    32'h0002a383,   // 0x00000030

    32'h000062b3,   // 0x00000034

    32'h00006333,   // 0x00000038

    32'h000063b3,   // 0x0000003c

    32'h00006e33,   // 0x00000040

    32'h000062b3,   // 0x00000044

    32'h0082e293,   // 0x00000048

    32'h12345337,   // 0x0000004c

    32'h67836313,   // 0x00000050

    32'h0062a023,   // 0x00000054

    32'h0002a383,   // 0x00000058

    32'hfa5ff06f    // 0x0000005c

};

//Instructions

integer i;

initial

begin

    for(i=0;i<INSTR_CNT;i++)

    begin

        u_riscv_soc.u_memory.mem_r = instr_rom_cell;

        $display("mem[%0d] = %32x", i, u_riscv_soc.u_memory.mem_r);

    end

end

//DUT

riscv_soc

#(

    .MEM_SIZE(MEM_SIZE),

    .FIRMWARE(FIRMWARE)

)

u_riscv_soc

(

    .clk_i(clk),

    .reset_i(reset),

    .lock_o(lock),

    .uart_rx_i(uart_rx),

    .uart_tx_o(uart_tx),

    .gpio_in_i(gpio_in),

    .gpio_out_o(gpio_out)

);

initial

begin

    $dumpfile("tb_riscv_soc.vcd");

    $dumpvars(0,tb_riscv_soc);

end

initial #5000 $finish;

endmodule

汇编指令如下所示，主要测试了GPIO读写、Memory读写。

.org 0x0

        .global _start

_start:

main:

    # GPIO外设测试，令t0寄存器=0x20000000，即gpio外设的地址

    or    t0, zero,zero    # t0 清零

    lui   t0, 0x20000      # t0 寄存器的高20bit=0x20000

    lui   t1, 0x12345      # t1 寄存器的高20bit=0x12345

    ori   t1, t1, 0x678    # t1 寄存器的低12bit=0x678

    sw    t1, (t0)         # t1 写入t0地址，即GPIO输出0x12345678

    or    t3, zero,zero    # t3 清零

    ori   t3, t3, 0x008    # t3 寄存器的低12bit=0x008

    or    t1, zero,zero    # t1 清零

    ori   t1, t1, 0x0FE    # t1 寄存器的低12bit=0x0FE

    sll   t1, t1, t3       # t1 = t1 << t3 (= t1 << 8)

    ori   t1, t1, 0x0DC    # t1 = t1 | 0x00000DC

    sw    t1, (t0)         # t1写入t0地址，即GPIO输出0x0000FEDC

    lw    t2, (t0)         # 将GPIO输入值读取到t2寄存器

    or    t0, zero,zero    # t0 清零

    or    t1, zero,zero    # t1 清零

    or    t2, zero,zero    # t2 清零

    or    t3, zero,zero    # t3 清零

    # Memory读写测试，令t0寄存器=0x00000008，是MEM所在的地址区间

    or    t0, zero,zero    # t0 清零

    ori   t0, t0, 0x008    # t0 寄存器的低12bit=0x008

    lui   t1, 0x12345      # t1 寄存器的高20bit=0x12345

    ori   t1, t1, 0x678    # t1 寄存器的低12bit=0x678

    sw    t1, (t0)         # t1 写入t0地址，即MEM写入0x12345678

    lw    t2, (t0)         # 将MEM中(t0)地址对应的数据字读取到t2寄存器

return:

    jal   zero, main       # 程序结束，跳到main，重新运行

在sim文件夹下包含一个Makefile，可以在sim路径下使用以下命令进行RTL仿真。

make run

make run_dve

make clean