数字电路中的时钟晶振对模拟电路的窜扰怎么解决?

[复制链接]
1930|5
手机看帖
扫描二维码
随时随地手机跟帖
dark_ness| | 2012-6-8 17:52 | 显示全部楼层
在什么地方出现40和200k干扰呢?试试把晶振的引线做包地处理。。。

使用特权

评论回复
ldz77|  楼主 | 2012-6-9 08:44 | 显示全部楼层
在本振频率的左右40KHz的地方!引线做包地是指晶振输出两脚旁边做敷铜接地处理吗?

使用特权

评论回复
elec921| | 2012-6-9 17:59 | 显示全部楼层
数字地、模拟地、晶振地的布线方法.JPG

见图,懂了吗?不懂再问

使用特权

评论回复
评分
参与人数 1威望 +1 收起 理由
ldz77 + 1
ldz77|  楼主 | 2012-6-12 08:27 | 显示全部楼层
好挺多的!幅度小了!谢谢!不过还是有一点点窜出来!

使用特权

评论回复
ldz77|  楼主 | 2012-6-12 08:28 | 显示全部楼层
还有什么办法吗?

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

3

主题

64

帖子

1

粉丝