怎样得到这样的4倍频

[复制链接]
5178|27
手机看帖
扫描二维码
随时随地手机跟帖
yuzhexian|  楼主 | 2012-12-2 08:40 | 显示全部楼层 |阅读模式
本帖最后由 yuzhexian 于 2013-1-11 18:03 编辑

上面是输入信号,周期20ms,占空比99:1,现在想对它4倍频,要脉宽不变,有什么办法,求高手指点,谢谢!
360截图20121202082104578.jpg

谢谢各位的支持,特别是Backkom80lufeijian 两位。现在采用lufeijian的方法已基本达到要求,就是输出信号占空比是1:1的,我做的是20倍频的
IMG_20130111_160611副本.jpg

问下lufeijian,脉宽是调节哪个R3,C2吗?另外我想在epm7064产生振荡,外接4M无源晶振和电阻电容,epm7064内部怎样设计,我用两个反向器晶振不起振。

相关帖子

Backkom80| | 2012-12-3 08:30 | 显示全部楼层
计数器
1,选一合适时钟,M级
2,计数器在20ms内计数
3,在相应的范围内输出高电平。

使用特权

评论回复
jlass| | 2012-12-3 08:34 | 显示全部楼层
楼上的,你的这个做法上升沿对不齐吧

使用特权

评论回复
GoldSunMonkey| | 2012-12-3 21:51 | 显示全部楼层
Backkom80 发表于 2012-12-3 08:30
计数器
1,选一合适时钟,M级
2,计数器在20ms内计数

你是要他采样?

使用特权

评论回复
Backkom80| | 2012-12-4 08:18 | 显示全部楼层
用高频率时钟触发计数,有两个办法可以试试:
1,两信号的沿会有一点延时,约2个时钟周期,步骤:
1>检测输入信号的上升沿,每检测到上升沿时计数器清零。
2>在这个计数器相应的范围内输出高电平。
3>有2-3个时钟周期的延时和1个时钟周期的误差,原因是输入信号为异步,需打两拍在检测上升沿。

2,两信号延时在1个时钟周期以内,步骤:
1>用输入的信号作为计数器复位信号(用同步复位好还是异步复位好,这个地自己分析分析,两者各有特点)。
2>在这个计数器相应的范围内输出高电平(这个范围不同与方法1)。
3>有1个时钟周期的延时和误差。

使用特权

评论回复
Backkom80| | 2012-12-4 08:26 | 显示全部楼层
如果设计可以的话,可以将输入信号重新生成一个新的输出信号,这样的话两的沿可以同步,但信号对输入信号来说会有一点的延时。
即:输入信号是图中第一行的时序,输出信号为两个,一个是输入信号但有一点点的延时,二是变化后的4倍频信号,
优点:两信号的沿可以同步

使用特权

评论回复
YJH眼睛| | 2012-12-4 09:25 | 显示全部楼层
程序上设计一个四倍频的输出信号,生成一个模块,再加上一个使能端,由输入信号控制。

使用特权

评论回复
评论
dsptms320 2012-12-20 21:31 回复TA
如何设计四倍频的模块 
mr.king| | 2012-12-4 11:47 | 显示全部楼层
至少延时20ms

使用特权

评论回复
Backkom80| | 2012-12-6 07:56 | 显示全部楼层
:)

使用特权

评论回复
yuzhexian|  楼主 | 2012-12-20 20:57 | 显示全部楼层
Backkom80 发表于 2012-12-4 08:18
用高频率时钟触发计数,有两个办法可以试试:
1,两信号的沿会有一点延时,约2个时钟周期,步骤:
1>检测输 ...

可是如果输入信号变化,输出不会跟着变啊,有没有输出跟着输入变化的4倍频电路。

使用特权

评论回复
dsptms320| | 2012-12-20 21:32 | 显示全部楼层
如何设计四倍频的模块啊

使用特权

评论回复
GoldSunMonkey| | 2012-12-21 23:37 | 显示全部楼层
dsptms320 发表于 2012-12-20 21:32
如何设计四倍频的模块啊

还是老老实实用硬逻辑吧

使用特权

评论回复
yuzhexian|  楼主 | 2012-12-23 09:44 | 显示全部楼层
GoldSunMonkey 发表于 2012-12-21 23:37
还是老老实实用硬逻辑吧

硬逻辑怎样用,能发个电路吗,谢谢

使用特权

评论回复
GoldSunMonkey| | 2012-12-23 15:29 | 显示全部楼层
:L
硬逻辑是XILINX或者ALTERA自带的,东西。

使用特权

评论回复
ococ| | 2012-12-24 09:44 | 显示全部楼层
FPGA内部的PLL,DCM对输入频率都有范围限制的,不知道这么低的频率输入得到的倍频质量怎么样。

使用特权

评论回复
Backkom80| | 2012-12-25 08:04 | 显示全部楼层
yuzhexian 发表于 2012-12-20 20:57
可是如果输入信号变化,输出不会跟着变啊,有没有输出跟着输入变化的4倍频电路。 ...

会跟着变,你可以试试我跟你说的两种方法,不会还没试了吧,
哈哈哈,;P

使用特权

评论回复
lufeijian| | 2012-12-26 13:46 | 显示全部楼层
用4046+4分频率的计数器,解决楼主的问题非常轻松!就是一个PLL倍频的最基本的事.先进行倍频,锁定相伴,然后再延时+RS触发器实现高电平宽度控制

使用特权

评论回复
lufeijian| | 2012-12-26 13:58 | 显示全部楼层
74HC4046(VCO+相位比较)+4分频+RS触发器,实现4倍频,倍频后的VCO输出信号分三路:A路直接送到RS触发器的S端,B路经过延时后送到RS触发器的R端,RS触发器的Q端作为目标输出信号,C路与分频器的输入端相连,分步器的输出与相位比较器的信号输入端相连,相位比较信号输入的另一个脚接你的20ms信号.

延时时间的大小决定Q输出端的宽度大小!

使用特权

评论回复
GoldSunMonkey| | 2012-12-27 21:45 | 显示全部楼层
:)

使用特权

评论回复
qin552011373| | 2013-1-2 19:21 | 显示全部楼层

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

221

主题

272

帖子

0

粉丝