[CPLD]

fpga输出时钟

[复制链接]
2859|12
手机看帖
扫描二维码
随时随地手机跟帖
Backkom80| | 2013-1-21 11:02 | 显示全部楼层
看看这个时钟的最大值,最小值满不满足ADC时钟输入要求。
直流偏置是有的。

使用特权

评论回复
harvard83|  楼主 | 2013-1-21 15:21 | 显示全部楼层
Backkom80 发表于 2013-1-21 11:02
看看这个时钟的最大值,最小值满不满足ADC时钟输入要求。
直流偏置是有的。 ...

那我再看下AD的输入要求吧
多谢啦 再问下 经过分频电路分频后的时钟还是有偏置的吧?
是不是一般FPGA输出的时钟都不会直接拿来用,而是需要设计硬件电路?

使用特权

评论回复
Backkom80| | 2013-1-21 17:28 | 显示全部楼层
有,
可以直接拿来用,
你可以在电路上串一个电容经行隔直

使用特权

评论回复
gaochy1126| | 2013-1-21 18:49 | 显示全部楼层
木有问题的  可以直接用

使用特权

评论回复
hawksabre| | 2013-1-21 19:57 | 显示全部楼层
应该是可以直接使用的   呵呵   顶一个

使用特权

评论回复
harvard83|  楼主 | 2013-1-21 21:22 | 显示全部楼层
Backkom80 发表于 2013-1-21 17:28
有,
可以直接拿来用,
你可以在电路上串一个电容经行隔直

我串了一个0.1u的电容,没有起到隔直的作用,是电容的大小不合适么?

使用特权

评论回复
Backkom80| | 2013-1-22 07:58 | 显示全部楼层
没起作用?

使用特权

评论回复
harvard83|  楼主 | 2013-1-22 15:04 | 显示全部楼层
Backkom80 发表于 2013-1-22 07:58
没起作用?

是的 输出还是有一个1.5V左右的直流偏置

使用特权

评论回复
philoman| | 2013-1-22 23:40 | 显示全部楼层
0.1uf的电容两端电压值是不一样的吧

使用特权

评论回复
hawksabre| | 2013-1-23 20:18 | 显示全部楼层
问题解决了吗   兄弟   呵呵   顶一个  

使用特权

评论回复
alexzhang001| | 2013-1-24 13:53 | 显示全部楼层
串个电容一般就可以滤掉直流了呀,再试试呗

使用特权

评论回复
Backkom80| | 2013-1-25 08:12 | 显示全部楼层

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

43

主题

201

帖子

1

粉丝