[技术问答]

关于CPUCLK,PCLK时钟频率的设置的疑问?

[复制链接]
1607|1
手机看帖
扫描二维码
随时随地手机跟帖
niuyaliang|  楼主 | 2014-2-16 22:49 | 显示全部楼层 |阅读模式
本帖最后由 niuyaliang 于 2014-2-16 23:00 编辑

一直以来,找不到设置这两者时钟频率的寄存器,突然间看到一张图和一段代码,恍然大悟
图是数据手册上的
图像 098.png
代码是例程包里的一段设置SPI的代码
SPI0->DIVIDER.DIVIDER        =4;        // HCLK/(DIVIDER+1) = 22.1184Mhz/(4+1) = 4.42568Mhz
突然间恍然大悟,原来,在新塘M0中 CPUCLK = PCLK = HCLK,值都为HCLK的值
niuyaliang|  楼主 | 2014-2-16 23:02 | 显示全部楼层
但是又产生了疑问,AHB总线连接高速外设,低速外设则通过APB总线互连。显然,对不同总线上的外设,应该使用不同的时钟信 号,AHB总线对应Hclk,APB总线对应Pclk。那么事先就应该弄清楚,每条总线对应的外设有那些,这样在设置好时钟信号后,对应外设的初始化的值 就要依此而确定了。那么AHB的时钟和APB的时钟应该是不同的,那么照我一楼的结论,两者怎么可以相同呢?

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

212

主题

2427

帖子

7

粉丝