本帖已结

[复制链接]
楼主: magic_yuan
手机看帖
扫描二维码
随时随地手机跟帖
GavinZ| | 2014-2-28 15:12 | 显示全部楼层
还有,因为我不懂振荡器,所以感觉精通振荡器的人应该能说明白这个问题。
因为振荡器的目标是一定震荡,不像这个电路,只能说“很可能”、“大概率事件”等等不确定的趋势。
又或者,它会high的,只不过没获得让它high起来的刺激;
再或者,它已经开始high起来了,只不过它是“慢热型”的,需要相对长时间后才能达到高潮——持续满幅震荡。
反正以我的知识说不清楚,期待真正专业的人给出答案。

使用特权

评论回复
magic_yuan|  楼主 | 2014-2-28 15:56 | 显示全部楼层
elec921 发表于 2014-2-28 13:13
看时域波形 ,你这已经不叫稳定了。

这样的电路很可能你单独测最后能为直流。加入到系统后震荡。

只是有振铃而已,不一定有振铃就不稳定。

使用特权

评论回复
magic_yuan|  楼主 | 2014-2-28 15:57 | 显示全部楼层
GavinZ 发表于 2014-2-28 15:12
还有,因为我不懂振荡器,所以感觉精通振荡器的人应该能说明白这个问题。
因为振荡器的目标是一定震荡,不 ...

稳定是长时间稳定。输出端带很强开关成分的负载尝试过,还算比较坚挺。就是阶跃响应有振铃,我补偿了下,比较理想了。但想不通为什么在不补偿的情况下能带这么强得容性负载。。。。。

使用特权

评论回复
EMP_| | 2014-2-28 17:24 | 显示全部楼层
两个极点最多只能积累接近180度的相移吧?那样是不太稳定,但也没达到振荡条件啊?为什么说理论上一定振荡呢?

使用特权

评论回复
EMP_| | 2014-2-28 23:59 | 显示全部楼层
对于现在这种结果,是否应该怀疑整个反馈环路出现零点?

不知楼主的电路板是用万用板搭的还是PCB?如果在OPA547、R3、R4构成的那一级缓冲当中,出现寄生电容,且该电容是并连在R3两端。那么对于整个反馈环路来说就出现了零点了,而且由于R3、R4取得比较大,很小的寄生电容就有明显效果了,如10pF的寄生电容。

试着跨过OPA547看看什么效果?

使用特权

评论回复
GavinZ| | 2014-3-1 00:12 | 显示全部楼层
我觉得,理论分析的相位余量等于0,是临界条件,我不清楚,这是否是一定震荡,也没人来解惑一下,我个人认为不是一定震荡。
楼主没震荡,只是过冲,我就想,相位余量大于0,能带来这样的结果,一定是出现了零点,所以我说“制造一个一定震荡、没有歧义的相位余量”,也就是负的余量,楼主可能没注意我的表述——降低R0或CL,制造一个高频极点,而不是接近主极点的极点,比如CL使用nF级别的。

使用特权

评论回复
评论
magic_yuan 2014-3-1 01:02 回复TA
或许是这样。。。我也这么想过 
GavinZ| | 2014-3-1 00:15 | 显示全部楼层
本帖最后由 GavinZ 于 2014-3-1 00:38 编辑

我目前判断就是相位余量大于0,至于是那些寄生参数搞出来的零点,不清楚。
所以想让它震荡,就给它个高频的极点。

使用特权

评论回复
magic_yuan|  楼主 | 2014-3-1 01:01 | 显示全部楼层
GavinZ 发表于 2014-3-1 00:15
我目前判断就是相位余量大于0,至于是那些寄生参数搞出来的零点,不清楚。
所以想让它震荡,就给它个高频的 ...

系统有主极点,有输出级引入的极点,寄生有高频极点,没有零点,相位余量为零。。。。。。坛子里有很牛的人,但没露面。。。。

使用特权

评论回复
GavinZ| | 2014-3-1 08:55 | 显示全部楼层
magic_yuan 发表于 2014-3-1 01:01
系统有主极点,有输出级引入的极点,寄生有高频极点,没有零点,相位余量为零。。。。。。坛子里有很牛的 ...

不不,系统一定有零点,举个例子,你的CL就存在ESR零点。从另一个方面看,你的电路相位余量大于0,也说明存在零点。
只不过寄生参数造成的零点,目前不可知。

bode plot

bode plot

A接近你目前的电路,低频段2个pole造成了180度相移,但在0db交叉点时,由于暂时不确定的寄生zero,使得PM>0。

B是我们故意减小R0或CL,以制造一个确定的、靠近0db交叉点的pole,故意使得PM<0,这样它还能稳定住?

这是我的理解。

高手们工作日上班呢。把这个帖子顶起来,让他们看到,别沉了。

使用特权

评论回复
评论
magic_yuan 2014-3-1 11:42 回复TA
CL ESR噪声的零点十分靠后,对前面的极点不构成补偿。。。。。 
Lgz2006| | 2014-3-1 09:10 | 显示全部楼层
本帖最后由 Lgz2006 于 2014-3-1 11:59 编辑

Vo?.png

楼主的Vo在哪里?

使用特权

评论回复
评论
magic_yuan 2014-3-1 11:48 回复TA
似乎用小电流放大时用的这个电路。 
magic_yuan|  楼主 | 2014-3-1 11:47 | 显示全部楼层
GavinZ 发表于 2014-3-1 08:55
不不,系统一定有零点,举个例子,你的CL就存在ESR零点。从另一个方面看,你的电路相位余量大于0,也说明 ...

从实验结果证明,越小的RO其带容性负载越强。
个人觉得可能是电容的非理想型,而这个非理想型不仅仅是寄生ESR的问题。因为带的是电解电容,电解电容在较高的频段已经完全的非电容特性了。或许是由于这个引起的。但没找到相关的模型。

使用特权

评论回复
GavinZ| | 2014-3-1 13:43 | 显示全部楼层
“magic_yuan  CL ESR噪声的零点十分靠后,对前面的极点不构成补偿。。。。。”
你说的十分靠后,是相对于Hz附近的pole们么?
我不这么想,我认为只要zero们在0db crossover point之前就可以把相位boost起来,就有补偿作用。

你那电容220uF,很可能是那种电解电容,咱把ESR往小往高品质算算,假设esr=100mOhm,
esr零点小于10KHz,你的0db CP很可能在它之后,也就是PM不是0了,你觉得呢?

使用特权

评论回复
GavinZ| | 2014-3-1 13:52 | 显示全部楼层
本帖最后由 GavinZ 于 2014-3-1 14:02 编辑

哦,你说了是电解的。我觉得你做实验可能使用面包板,带pin的器件是你的首选。
哦,对了,使用低esr的电容制造你的pole,这样把活雷锋zero撇开,我想,你想要的麻烦就来拜访了。

还有,我不懂电源,我觉得很多电源工程师用电解电容很开心,因为有活雷锋zero,环路容易稳定;
等到使用陶瓷电容设计电源时,麻烦出来了,就不开心了。

使用特权

评论回复
评论
magic_yuan 2014-3-1 14:26 回复TA
电路是实际的PCB板。 
评分
参与人数 1威望 +3 收起 理由
EMP_ + 3 想到了很多线性稳压IC的输出电容明确要求不.
magic_yuan|  楼主 | 2014-3-1 14:25 | 显示全部楼层
GavinZ 发表于 2014-3-1 13:43
“magic_yuan  CL ESR噪声的零点十分靠后,对前面的极点不构成补偿。。。。。”
你说的十分靠后,是相对于H ...

以前在学习环路稳定性时向做IC设计的同事请教过。环路稳定的基本条件有两条:1,0DB处相位余量大于0.实际中采用大于45度作为最低要求。2,在达到0DB之前,相位滞后不能接近180度。即如果有两相邻极点,而没有零点来及时(十倍频内)补偿,那系统也不稳定。

使用特权

评论回复
MCU52| | 2014-3-1 14:27 | 显示全部楼层
一般跃阶响应超过4个峰值的话系统就不稳定了.
理论分析还是靠谱的.只不过有时系统的分布电容,ESR,器件的材质等的影响没有考虑在内导致了一些误差,没有必要太过的纠结.能够看出系统不稳定,并有方法补偿就行了.



,

使用特权

评论回复
magic_yuan|  楼主 | 2014-3-1 15:19 | 显示全部楼层
MCU52 发表于 2014-3-1 14:27
一般跃阶响应超过4个峰值的话系统就不稳定了.
理论分析还是靠谱的.只不过有时系统的分布电容,ESR,器件的材 ...

多谢大侠。
  阶跃响应超过4个---大侠的经验所得吧?
  大侠能否分析下,这个电路里面主要的杂散因素是哪些么?个人觉得后级电容是影响最大的。

使用特权

评论回复
xukun977| | 2014-3-1 19:12 | 显示全部楼层
magic_yuan 发表于 2014-2-27 10:16
多谢大侠回帖,
  刚抓了个图。时间距为10毫秒每格,电压距为500毫秒每格。见附件。
  电压冲0.4V跳变到2 ...


相位裕度有20多度,压摆率够大,这种类似复合应用的电路性能不错。

使用特权

评论回复
xukun977| | 2014-3-1 19:12 | 显示全部楼层
magic_yuan 发表于 2014-2-27 10:16
多谢大侠回帖,
  刚抓了个图。时间距为10毫秒每格,电压距为500毫秒每格。见附件。
  电压冲0.4V跳变到2 ...


相位裕度有20多度,压摆率够大,这种类似复合应用的电路性能不错。

使用特权

评论回复
评论
magic_yuan 2014-3-1 23:47 回复TA
多谢大侠。根据阶跃响应的振荡波形判断相位余量?大侠能否告诉绝招?哈哈 
GavinZ| | 2014-3-1 23:44 | 显示全部楼层
本帖最后由 GavinZ 于 2014-3-1 23:47 编辑
magic_yuan 发表于 2014-3-1 14:25
以前在学习环路稳定性时向做IC设计的同事请教过。环路稳定的基本条件有两条:1,0DB处相位余量大于0.实际中采用大于45度作为最低要求。2,在达到0DB之前,相位滞后不能接近180度。即如果有两相邻极点,而没有零点来及时(十倍频内)补偿,那系统也不稳定。

这个我是不懂的,为什么不及时补偿就不稳定。我一直想当然的认为可以,想想后怕。
这得请教@xukun977高手了。

使用特权

评论回复
评论
magic_yuan 2014-3-1 23:50 回复TA
基本环路稳定性判据。。。。 
jz0095| | 2014-3-2 09:38 | 显示全部楼层
我对零-极点分析没有深入的研究,不想说什么。
从9楼过冲波形看,输出端的负载可以等效为RLC电路(此类振荡必含LC)。从分压关系看,Ro前的阶跃输入电压幅度约等于4.5V,衰减振荡频率fo=4KHz,C=267uF,L=5.9uH。L是电解电容卷绕电极的电感。分析增加了变数。

使用特权

评论回复
评论
magic_yuan 2014-3-2 16:41 回复TA
OP的输出时呈现感性的。频率越高输出阻抗越大。 
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则