K7 SRIO核 GEN2 V1.2的使用问题

只看该作者 · 2014-8-18 15:20

如题实验室正在做K7 325T FPGA与 6678DSP之间的通信目的是K7 发数据 6678能收就行。
贴吧上说SRIO的核需要购买，但是可以申请测试用的License，别人帮我申请了一个，但是在生成SRIO核的时候出现了RIO以及PHY核不完整的提示，这样对么？从Manage Xilinx License中可以看到我这个核到11月到期。

另外我从其他的没有License的电脑也能生成SRIO核，生成的文件夹中我将example文件夹下的dut模块以及三个层的.v文件还有三个层的.ngc文件加入到工程中，最后使用AXI协议对dut模块中的IO port写数据，这个核就会把数据发出去了么？

不是仿真，板子也是自己画的，ISE用的13.3 不知道这么用对不对？那个接近300页的文档自己读了下，感觉是这样的。

不过最近连上仿真器，实际测试了一下发现：虽然我的125M差分时钟没有问题，但是dut模块好像并没有工作，通过chipscope发现dut模块的log_clk没有输出，然后就不会弄了，请高手指点一下。