发新帖我要提问
返回列表
打印
[FPGA]

modelsim时序仿真问题

[复制链接]
746|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
k200zhuangzi|  楼主 | 2014-11-22 15:16 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
modelsim, 仿真, 时序, 状态机, HDL
新人一枚，特发此贴，求助各位大神！
我用有限状态机方法编写了一个解常系数线性微分方程组的VHDL语言程序（用的是给定初值，逐次迭代的办法），在modelsim环境中做功能仿真时，状态机的输出正常，但是，在做时序仿真时，状态机的输出一直是保持不变，状态机的转移过程也是正确的，原因是啥呢？帮忙解答一下

使用特权

评论回复 赏

相关下载

相关帖子
沙发
llf021421| | 2014-11-24 12:19 | 只看该作者
先做一下时序分析,看一下有没有时序违规

使用特权

评论回复 赏
板凳
k200zhuangzi|  楼主 | 2014-11-24 14:35 | 只看该作者
llf021421 发表于 2014-11-24 12:19
先做一下时序分析,看一下有没有时序违规

好的，我先试试

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

k200zhuangzi

2

主题

7

帖子

0

粉丝