upp接口连续接收FPGA数据的技术问题

[复制链接]
2046|3
手机看帖
扫描二维码
随时随地手机跟帖
小燕子wy|  楼主 | 2015-5-11 11:13 | 显示全部楼层 |阅读模式
单通道接收,16位数据线。
使用两个DMA接收FPGA的数据(0-32767):

upp_reg_hdl->UPID0 = (Uint32)upp_buffer_ping;
upp_reg_hdl->UPID1 = ((Uint32)upp_line_count << 16) | (Uint32)upp_line_size*sizeof(upp_buffer_ping[0]);
upp_reg_hdl->UPID2 = 0;

upp_reg_hdl->UPID0 = (Uint32)upp_buffer_pong;
upp_reg_hdl->UPID1 = ((Uint32)upp_line_count << 16) | (Uint32)upp_line_size*sizeof(upp_buffer_pong[0]);
upp_reg_hdl->UPID2 = 0;

可为什么这样做两个接收的数据都是0-(upp_frame_size-1)?不是可以有一个DMA排队吗?有谁知道啊,指点指点呗

相关帖子

zhangmangui| | 2015-5-31 23:20 | 显示全部楼层
不懂啊   帮忙顶

使用特权

评论回复
cj0220| | 2019-4-24 13:39 | 显示全部楼层
你好,请问是用的sysbios嘛,可以将你的upp配置、中断部分的代码分享一下,谢谢了!qq594973412

使用特权

评论回复
monitoring| | 2019-4-24 14:33 | 显示全部楼层
对FPGA不是很熟,帮顶一下

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1

主题

1

帖子

0

粉丝