EPM570最小系统构成
2018-8-20 08:25
- FPGA论坛
- 11
- 2360
那现在用的主流cpld是什么呢？
【2017年最新资料】《HELLO FPGA》- 项目进阶篇书籍 & 视频下载
2024-4-12 17:40
- FPGA论坛
- 865
- 49238
谢谢楼主分享
《FPGA设计技巧与案例开发详解-第二版》全套资料包
2023-5-3 17:19
- FPGA论坛
- 691
- 87508
感谢楼主分享
好资料学习一下啊
yuzhexian@126.com谢谢
感谢分享，下载看看~
怎样检测最后一个脉冲
2016-10-16 11:56
- FPGA论坛
- 11
- 862
写了一段程序，但q输出端横为高电平，麻烦看下哪里错了
tg是周期信号，va是输入信号，q是检测第四的脉冲的 ...
谢谢，如果只有4个脉冲怎样设计呢？
谢谢，不知道如何实现,求指教。
上面是周期信号/tg，下面是输入信号va，一个周期内，
输入信号有1到4个脉冲不等，怎样鉴相最后一个或者取 ...
altium designer15.0安装包及**文件和方法，已验证可用
2016-10-14 22:18
- EDA 技术
- 9
- 2442
悬赏现金解决时钟同步的问题
2015-12-21 09:29
- FPGA论坛
- 9
- 780
能用altera的cpld对30hz的输入20倍频吗，应选哪款cpld？
2015-11-15 08:53
- FPGA论坛
- 5
- 1122
怎样在2个脉冲的中间产生一个脉冲
2015-10-12 19:28
- FPGA论坛
- 3
- 810
QuartusII 12.0 发布 , 含和谐文件
2020-9-2 14:40
- FPGA论坛
- 609
- 48642
输入8位二进制数，怎样转化成0-10V在3位或4位数码管上显示呢？
2015-7-2 07:57
- FPGA论坛
- 2
- 1426
2
3
近期访客