chipon通过动态10V等EMI测试的 触摸按键设计要点
一.抗干扰度实现说明◆针对ESD、EFT主要考虑的是芯片的性能，复位端口是否适 当处理，以及PCB走线是否合理，针对触摸产品EFT测试过程中不能 出现死机、损坏以及误动作。
◆针对CS（传导抗干扰度）测试，主要考虑的触摸功能的实现 方式以及算法的可靠性。
◆ChipON触摸库提供参数设置，合理的设置噪声值，识别阀值， 要求产品设计信噪比至少1:5，噪声应该为产品工作阶段的最大值。通 用和防水库均可以通过EFT测试、CS3V动态测试和CS10V静态测试。
二.动态10VCS测试功能实现
◆目前推荐的通过10V动态CS测试使用KF8TS2716型号芯片， 提供产品开发demo。产品采用专用触摸模式设计，即不做控制功能。 输出方式分2种，一种为一个按键对应一个IO输出，无按下时输出高 电平，按下时输出低电平；另一种是输出识别按键的BCD码。
◆该芯片选择使用2V 内部参考电压作为触摸电源。支持10个触 摸按键，能够通过4.2kV EFT、10V 动态CS测试并具有防水功能。算 法实现能够很好的去除频率谐振，使全频段操作流畅。
◆系统的实现需要注意：
1、电源滤波。
2、按键铺地，较短的传输路径，建议不超过10cm。
3、可观的变化量，如千分50的手指按下变化量。
4、合理的PCB走线。
5、外挂电容采用周边铺地处理。
◆ 电路设计要求：增加低通滤波器以及对触摸走线周边铺地。触摸按键之间的 间距要适当增大，降低键与键之间的耦合。如要求弹簧间距大于8毫米。
◆ 铺地影响：铺地后带盖板手指按下变化率比不铺地要小，但能更好的消除EMC干扰。针对铺地处理可适当增大按键的接触面积。
◆ 低通滤波器：在如图中，电阻R2选择47欧姆，C2需直接放置芯片VDD 与VSS 引脚附近，采用最短走线。一方面作为低通滤波器电容，另一方面过4.2kV EFT 测试，E2采用100µF电解电容滤除纹波，可有效滤除干扰下的系统噪声。C1，R1 用来抑制高频噪声，具体参数根据产品进行调整。 三.PCB布线注意事项
◆触摸按键到芯片触摸通道走线宽度0.3mm到0.6mm为宜。
◆触摸走线之间需保持2倍的线宽。
◆PCB触摸走线必须进行铺地处理，触摸走线与铺地距离为 0.25mm到0.5mm,与触摸走线宽度有关，0.3mm触摸走线与 铺地距离可为0.25mm，0.6mm触摸走线与铺地距离可为 0.5mm。
◆弹簧或触盘到芯片触摸通道走线长度小于10cm为宜。
◆如果按键为弹簧，最大截面处与其余弹簧间距需要大于 等于8mm距离，减少弹簧耦合系数。
四.动态10V CS设计原理图与实物照片
这个触摸按键的布局貌似有点不好，上下各四个，中间两个。 标题错了吧，应该是10KV的，过10V也算很牛X吗？ 应该是10KV的静电吧 ylslib 发表于 2018-2-27 20:00
标题错了吧，应该是10KV的，过10V也算很牛X吗？
你没看错，是10V 应该是10KV的吧
页:
[1]