flower_huanghua 发表于 2019-1-26 16:15

继电保护合并单元FPGA设计

发布时间:2019-01-26 16:11:52
截止时间:2019-02-25 16:11:52
项目周期:30天以上
现居地址:湖北省武汉市东西湖区
项目描述:
做过继电保护，合并单元的FPGA设计。一定要有这方面经验的可详谈，懂同步采用，差值算法，FPGA扩以太网等等。
去竞标

戴金凤 发表于 2019-1-27 12:50

十四年的工作经验哦！！！

dai3146 发表于 2019-1-31 09:45

可加一七五零八三五三三八2019-01-31

baokp 发表于 2019-3-28 19:38

你好，可联系我qq：281984781

baokp 发表于 2019-3-29 11:25

你好，可联系微信baleks
页: [1]
查看完整版本: 继电保护合并单元FPGA设计