基于FPGA高清视频处理显示 实现 hdmi输入和hdmi输出
视频要达1080p，还要实现一些图像算法 基于PCI104通过FPGA实现双轴伺服运动
1、板卡接口：PCI104接口；
2、FPGA电路；
3、各模块和输出端口响应时间：20～50us；
4、8路0～10V输出（精度：0.01V）；
8路0～10V输入（精度：0.01V）；
5、10路开关量输入（频率20K）；... 基于FPGA的实时数据采集
基于FPGA的实时数据采集系统，FPGA系统使用无线WIFI 5G模块建立AP
连接8-10个无线WiFi 5G传感器，每个传感器每秒100次向FPGA系统发送数据包
每个数据包的数据量不超过100Bytes。 基于FPGA板开发及摄像头外壳
设计FPGA板及摄像头外壳的工业设计
1.通过SPI信号读取传感器数据，并将数据转换为图像
2.通过接口SDI/HDMI读取常规摄像头数据,并有简单的校正
3.8个GPIO，GPIO驱动能力为DC24V，0.5A。
4.将数据压缩为H264，或者H265形式，并转换为以太网接口，数据输出可以通过海康的NVR或者IVMS4200兼容接入。 基于FPGA的方波动态显示的图像算法外
1.用FPGA芯片对图像进行处理;
2.用方波动图像显示RGB的强弱;
3.项木使用TSUMV59XUS-Z1+LATTICE的方案，其中TSUMV59XUS的程序已完成，合作方需要完成LATTICE的程序设计。
4.项目需求急，需要合作方有足够的能力完成项目设计。 FPGA/DSP + Camera 方案实现
1.FPGA或者DSP实现AWB、AE、AF、De-noise、sharpness、contrast、Saturation、Gamma；
2.搭建系统，实现“1”中所描述的功能；
3.交付所有软硬件工程文档；
4.MIPI CSI-2 4lane信号输入图像信息，MIPI 4lane信号输出；
5.1300万摄像头，13M@15fps capture，1080P@60fps preview； 基于xilinx hdmi采集视频低延时编码
在xilinx7000平台上实现HDMI采集mjpeg低延时视频编码，具体需求如下。
1、编码延时：在1600*1200 60帧yuv444的视频参数下，编码延时不得超过0.2ms；在2048*1536 60帧 yuv 444的视频参数下，编码延时不得超过0.5ms。
2、编码后输出接口为网口，码率不得超过150mbs，并用udp协议进行打包输出至网口。若上位机无法解码150m的码率，双方协调至最佳码率 LVDS到以太网的独立数据单元
接收LVDS数据，接收带隔离，速率100Mbps；
3个千兆以太网口，接收到的LVDS数据通过2个以太网转发出去，另一个接收控制命令。TCP协议。 LVDS到以太网的独立数据单元
接收LVDS数据，接收带隔离，速率100Mbps；
3个千兆以太网口，接收到的LVDS数据通过2个以太网转发出去，另一个接收控制命令。TCP协议。 MIPI四合一
使用FPGA实现4路MIPI CSI输入，一路MIPI CSI输出 基于FPGA的Ethercat开发
用FPGA结合Ethercat协议 实现32轴用控卡 基于FPGA的OFDM调制功能开发
基于Altera FPGA实现单通道或者4通道OFDM调制基带I/Q输出
（应用于DVB-T标准的TS流调制）
页:
1
[2]