EMC设计考虑
EMC范围很广，由于篇幅很大，这里主要先介绍下电容电感对EMC的影响。
附件是对EMC做的一个系统总结，有兴趣的同学可以下载看看喔。
土豪可以直接下载，文艺青年请留下邮箱我私发给你 = =
https://bbs.21ic.com/static/image/hrline/line9.png
https://bbs.21ic.com/static/image/hrline/line9.png
static/image/hrline/line9.png
电容：
电容的基本结构和高频等效电路如下图： 电容的质量（Q）取决于ESR ESL主要取决于电容的封装结构（插件>贴片）
电容的阻抗（Zc）频谱特性（如图）：
谐振频率f0=1/2π√LC 当工作频率在f0时， Zc=ESR 当工作频率小于f0时 Zc随频率的上升而减小 当工作频率大于f0时 Zc随频率的上升而增大
所以当多个电容并联起来的时候，可以改善电容的高频阻抗特性，如下图
所以电容是并的越多，高频特性越好。
如图，PCB走线时应尽量减短引线长度，从而降低滤波电容的ESL，且电容两极之间的走线应尽量靠近。
static/image/hrline/3.gif
电感：
电感的基本结构和高频等效电路如下图 EPR取决于磁性材料和匝数 Cp一般大于1pF
电感的阻抗（Zc）频谱特性（如图）：
谐振频率f0=1/2π√LC 当工作频率在f0时， Zc=EPR 当工作频率小于f0时 Zc随频率的上升而增大 当工作频率大于f0时 Zc随频率的上升而减小
如图，PCB走线时电感的两个引脚应尽量远离，从而降低电感的Cp。
附：
信号环路既是产生辐射的源头，也有可能是被干扰的对象。因此尽量减小信号环路的大小是对一个layout工程师最基本的要求。如下图是一个降压（BUCK）电路的工作电流环路分析以及layout的要求。
信号环路的控制： 如果在实际PCB设计中Cin和Cout只能距离较远，可以通过增加高频滤波电容来减小BUCK电路的工作电流环路。
0.50
辛苦辛苦，赞一个{:smile:}
页:
[1]