vivado使用方法
一、新建工程首先打开vivado2017.4
点击create project
点击next
为新建的工程起名字，路径和名字都不要有中文
起好名字后点击next 起好名字后点击next
选择RTL project，勾选do not specify sources at this time,表示以后再配置资源文件
选好了之后点击next
输入你的FPGA板的型号，我的是xc7a100tcsg424 然后点击next
finish之后，如图所示，可以配置语言，这里选择的是VHDL
然后我们开始新建/添加文件，点击+
选择add or create design sources
双击你所建立的source之后，就可以开始写程序了
二、写程序
在这里我提供一个简单的程序library IEEE;
use IEEE.STD_LOGIC_1164.ALL;entity test is
Port (
led:out std_logic;
switch:in std_logic
);
end test;architecture Behavioral of test isbegin
process(switch)
begin
if switch=’1’ then
led<=’1’;
else
led<=’0’;
end if;
end process;end Behavioral;
然后我们开始写仿真程序
同样建立一个仿真文件
仿真文件的命名通常为test_bench
这里我也提供对应的仿真程序，以供参考
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;entity test_bench is
end test_bench;architecture Behavioral of test_bench is
component test port(
led :out std_logic;
switch:in std_logic);
end component;
signal led:std_logic:=’0’;
signal switch:std_logic:=’0’;
begin
dut:test port map(
led=>led,switch=>switch
);
process
begin
switch<=’1’;
wait for 10ms;
switch<=’0’;
wait for 10ms;
end process;
end Behavioral;
写完之后点击保存
三、仿真
然后开始仿真
仿真界面的上方有三个键：a是重新开始仿真，b是开始仿真直到点击break(F5),c是仿真指定的时间，我这里设置的是100ms
点击红色圆圈里的是看到所有仿真波形
仿真波形没有错误，开始综合
四、综合
点击 run synthesis,等待一段时间
跳出一个对话框，点击cancel
六、约束 如果你没有现成的约束文件，就自己约束了
先点击 open synthsized design
打开开发板的使用指南
页:
[1]