[仿真] LTspice仿真(驱动Sigma-Delta ADC)，前端Buffer是否可去掉？
本帖最后由 tombtomb 于 2022-1-27 15:18 编辑有一款电压测试小板，使用24位 Sigma-Delta ADC，前端使用全差分驱动，在全差分前面又加一对运放Buffer。
想把全差分前面的运放Buffer移除，进行了LTspice仿真，从测试值(V(output+)-V(output-))-(V(input+)-V(input-))结果
看去掉Buffer U1和U2后信号更好了，个人认为是Buffer U1和U2引入了噪声。
问题：
1，Buffer U1和U2去掉有什么影响？
2，仿真中测试值(V(output+)-V(output-))-(V(input+)-V(input-))结果越大，是否代表噪声越大？
图1：有Buffer时仿真
图2：无Buffer时仿真
问题1：去掉之后输入就不是高阻抗了；所以第二张图vout变小了。
问题2：不是。噪声不是你测量的东西。你测量的什么都不是。 GavinZ 发表于 2022-1-27 15:27
问题1：去掉之后输入就不是高阻抗了；所以第二张图vout变小了。
问题2：不是。噪声不是你测量的东西。你测 ...
谢谢解答，评估了一下，还是继续保留前端运放。
页:
[1]