ddb_21ic 发表于 2022-2-24 17:25

HC32F460 ADC转换速度比预计的慢一倍，是怎么回事呢？

    /* Set bus clk div. */
    stcSysClkCfg.enHclkDiv = ClkSysclkDiv1;   //200M, Max 200MHz CPU DMA Flash SRAM
    stcSysClkCfg.enExclkDiv = ClkSysclkDiv2;    //100M, Max 100MHz SDIO CAN
    stcSysClkCfg.enPclk0Div = ClkSysclkDiv1;    //200M, Max 200MHz Timer6
    stcSysClkCfg.enPclk1Div = ClkSysclkDiv2;    //100M, Max 100MHz USARTx TIM SPI
    stcSysClkCfg.enPclk2Div = ClkSysclkDiv4;    // 50M, Max60MHz ADC
    stcSysClkCfg.enPclk3Div = ClkSysclkDiv4;    // 50M, Max50MHz RTC I2C CMP WDT
    stcSysClkCfg.enPclk4Div = ClkSysclkDiv2;    //100M, Max 100MHz ADC TRNG
    CLK_SysClkConfig(&stcSysClkCfg);

//ADC Clock set, PCLK2=50MHz PCLK4=100MHz
//Select PCLK2 as adc analog clok, PCLK4 as adc digital clock.
    CLK_SetPeriClkSource(ClkPeriSrcPclk);

//ADCCLK=50MHz -> 200Ksps, Tsamp + Tconv_13clk = 250clk
//实际使用中，400sps用了4ms, 改成112+13速度恢复正常
    uint8_t au8Adc1SaSampTime = {112};

tpgf 发表于 2022-3-3 11:10

有其他功能代码吗

guanjiaer 发表于 2022-3-3 11:22

这个时间是如何检测到的呢

heimaojingzhang 发表于 2022-3-3 11:29

全速跑起来也是慢吗

keaibukelian 发表于 2022-3-3 11:36

最大采样率能达到多少啊

labasi 发表于 2022-3-3 11:42

在什么情况下有可能拖慢呢

paotangsan 发表于 2022-3-3 11:50

改成其他倍数关系呢

match007 发表于 2022-3-8 17:55

请问，怎么预计、预估呢

chenqianqian 发表于 2022-3-9 08:18

你是怎么觉得它慢了

ddb_21ic 发表于 2022-3-15 11:36

guanjiaer 发表于 2022-3-3 11:22
这个时间是如何检测到的呢

ADC->DMA->中断->GPIO

ddb_21ic 发表于 2022-3-15 11:38

chenqianqian 发表于 2022-3-9 08:18
你是怎么觉得它慢了

计算需要250clk采样时间，示波器测量转换速度

ddb_21ic 发表于 2022-3-15 11:39

paotangsan 发表于 2022-3-3 11:50
改成其他倍数关系呢

修改采样时间，就达到目标转换速度了

豌豆爹 发表于 2022-3-16 09:38

时间是怎么检测到的了

martinhu 发表于 2022-3-17 15:12

之前测试过2.5M的采样率时间正常的，你看看是不是其他地方还有分频
页: [1]
查看完整版本: HC32F460 ADC转换速度比预计的慢一倍，是怎么回事呢？