guoyt 发表于 2022-9-1 21:43

INT0外部中断下降沿和低电平触发

INT0外部中断下降沿和低电平触发

yszong 发表于 2022-9-1 21:46

下降沿是一个点，低电平是一个时间段，需要一直触发中断的用电平，只在变化时触发一次的，用沿。

heweibig 发表于 2022-9-1 21:48

下降沿触发是锁存中断信号——D触发器**的，意即：即使当时CPU来不及响应中断，外部中断信号撤消后，由于D触发器的**作用，消失的中断信号仍然有效，直到被响应并进入中断ISR，**的中断信号才会由硬件清除

spark周 发表于 2022-9-1 21:51

下降沿检测的是电平变化，高电平转低电平，
低电平检测的是只要低电平保持就是，
差异是，如果是采用下降沿检测外部中断，检测到高电平转低电平会中断，但是如果中断检测口一直保持低电平，则无法产生下次中断，需要等下次检测到高电平转低电平才会中断。
如果是采用低电平检测外部中断，检测到低电平会中断，但是如果中断检测口一直保持低电平，中断处理完成后，会继续产生下次中断，需要检测到高电平才会停止中断产生。。

chuxh 发表于 2022-9-2 20:59

低电平触发是即时的，当外部中断信号撤消时，中断申请信号随之消失。

guoyt 发表于 2022-9-2 21:02

什么意思？

jlyuan 发表于 2022-9-2 21:04

如果在外部中断信号作用申请期间，CPU来不及响应此中断，那么有可能，这次中断申请就漏掉了

zhenykun 发表于 2022-9-2 21:06

显然下降沿触发不会漏掉短暂的中断申请信号。

supernan 发表于 2022-9-2 21:10

低电平触发信号低电平宽度显然不能大于ISR响应执行时间，否则，当ISR完成，RETI退出中断时，将再次被低电平触发，如此反复响应中断

heweibig 发表于 2022-9-2 21:10

时钟能否统一成一个。

heweibig 发表于 2022-9-2 21:12

低电平触发是即时的，当外部中断信号撤消时，中断申请信号随之消失 很有道理

zhaoxqi 发表于 2022-9-2 21:14

中断信号的处理是非常重要的

shimx 发表于 2022-9-2 21:18

还有就是合适的设计上下边沿的中断至关重要

午夜粪车 发表于 2022-9-2 21:20

上升沿、下降沿的只是中断响应的时间点的不一样的

huangchui 发表于 2022-9-2 21:22

边沿中断的设计不算复杂的

chuxh 发表于 2022-9-2 21:23

还有就是合适的设计上下边沿的中断至关重要

pengf 发表于 2022-9-2 21:25

上升沿、下降沿的只是中断响应的时间点的不一样的

xxmmi 发表于 2022-9-2 21:27

边沿中断的设计不算复杂的

dingy 发表于 2022-9-2 21:29


用处都不一样

spark周 发表于 2022-9-2 21:32

长知识了 呵呵
页: [1]
查看完整版本: INT0外部中断下降沿和低电平触发