请教一下：N32G430内部晶振倍频能到多少？
请教一个问题：我今天试着把HSI倍频后用于系统时钟，使用RCC_PLL_Config函数，当我设置9倍以上的时候，系统就不工作了，是怎么回事啊？哪位大神帮忙回答一下，谢谢。 选择最新v1.1的开发套件试一下，1.0版本的pll库函数有点问题，在1.1版本已修改 请问1.1版本开发套件在哪儿下载呢，我看官网上还是只有1.0版本啊 ftp://58.250.18.138 在ftp下载最新开发套件资料 sy12138 发表于 2022-9-19 14:28ftp://58.250.18.138
好的，我去试试。谢谢 呃，我替换了全部库文件，但是还是不行 你可以看一下RCC例程，通过HSI倍频到PLL可以正常工作 理论上应该能到128M 啊 本帖最后由 我的名字是 于 2022-9-19 22:03 编辑
sy12138 发表于 2022-9-19 15:41
你可以看一下RCC例程，通过HSI倍频到PLL可以正常工作
谢谢，对照例程找到原因了，当倍频超过8的时候，必须要用FLASH_Latency_Set设置code latency value
- FLASH_LATENCY_0 FLASH Zero Latency cycle, 0 < HCLK <= 32MHz
- FLASH_LATENCY_1 FLASH One Latency cycle, 32MHz < HCLK<= 64MHz
- FLASH_LATENCY_2 FLASH Two Latency cycles, 64MHz < HCLK<= 96MHz
- FLASH_LATENCY_3 FLASH Three Latency cycles, 96MHz < HCLK
这是主动降频吗？刚才测了一下，好像这几个参数也不是那么严格，当系统频率128m的时候，只要不设置FLASH_LATENCY_0，都可以正常工作。
RCC_HSI_Enable();
FLASH_Latency_Set(FLASH_LATENCY_1);
RCC_Pclk1_Config(RCC_HCLK_DIV8); //APB1 32m
RCC_Pclk2_Config(RCC_HCLK_DIV4); //APB2 64M
RCC_Hclk_Config(RCC_HCLK_DIV1); //HCLK 128M
RCC_PLL_Config(RCC_PLL_SRC_HSI_DIV1, RCC_PLL_MUL_16); //SYSCLK AHB HCLK 128M
RCC_PLL_Enable();
RCC_Sysclk_Config(RCC_SYSCLK_SRC_PLLCLK);
页:
[1]