AT32F435 QSPI最大支持的时钟频率是多少？
在AT32F435数据手册上，表明QSPI最大时钟频率是96MHZ，如下而在AN008应用笔记中，指明QSPI频率最大是HCLK的一半，HCLK最大到288M，一半是144M，如下，
想请问，以哪个为准？
本帖最后由 muyichuan2012 于 2024-3-29 14:50 编辑
数据手册写的是QSPI最大时钟频率是96MHZ.-----------是QSPI规格，即，您所想知道的“QSPI最大支持的时钟频率”
AN0088写的是QSPI 时钟源配置来自于HCLK，经过CLK DIV除频得到，而CLK DIV最小为2，即HCLK/2. ----- 是配置方法。 muyichuan2012 发表于 2024-3-29 14:48
数据手册写的是QSPI最大时钟频率是96MHZ.-----------是QSPI规格，即，您所想知道的“QSPI最大支持的时钟频 ...
恕我愚钝，我还是没明白，就简单点，如果我的HCLK配置为288M，然后CLK_DIV配置为2，那么，我的QSPI的实际频率是144M还是96M？ 我理解应该是：如果你HCLK配置为288M后，QSPI的CLK DIV只能设置为3分频 muyichuan2012 发表于 2024-3-29 14:48
数据手册写的是QSPI最大时钟频率是96MHZ.-----------是QSPI规格，即，您所想知道的“QSPI最大支持的时钟频 ...
应用手册里这么写“QSPI时钟源最高是HCLK的一半”，是很容易给人造成误解的。按照这个意思，我HCLK配置288M，那么他的一半就是144M。如果没有人去看数据手册，可能真的以为QSPI运行在144M频率下。 QSPI：96M能工作，低了没问题，高了不一定正常 感谢反馈，下一版应用手册会进行完善，以避免误解。 看起来应该是最高只能支持96M。如果主频过高需要注意分频器的处理，不能让时钟高于96M
页:
[1]