DDR SDRAM电路地址总线设计请教[求助]
目前手头有一个DDR SDRAM电路设计参考，芯片采用了HYB18M512芯片。是一个512Mbit 16bit的DDR。附件图片是提供的参考设计接口， MA<n>是外部CPU的Memory 管理器的地址总线节点，已经连接到了HYB18M512的地址总线上,外部CPU支持16bit的地址总线宽度，但是MA<13>却没有接到HYB18M512地址总线上,MA<14>接到Bank0地址线上，MA<15>接到Bank1地址线上。<br />我有一个疑问如下：<br />1. 这样MA<13>悬空，那就要在操作系统程序编程的时候固定的将MA<13>设定为1或者0，根据MA<0>---MA<12>，MA<14>,MA<15>才能计算出正确对应的地址。那么是否将MA<13>接到Bank0地址线上，MA<14>接到Bank1地址总线上，将MA<15>不接，程序地址计算的时候做对应的调整即可？https://bbs.21ic.com/upfiles/img/20092/2009216113755278.jpg
页:
[1]