Cortex M3处理器内核-Interface
注意地址的对应 三、 Cortex-M3 NVIC
Cortex M3 NVIC概述
Cortex M3 中断 Enable与 Clear
Cortex V3 中断 Priority
Cortex N3 中断 Pending与 Depending
Cortex M3 Systick定时器 三、 Cortex-M3 NVIC
Cortex M3 NVIC概述
Cortex M3 中断 Enable与 Clear
Cortex V3 中断 Priority
Cortex N3 中断 Pending与 Depending
Cortex M3 Systick定时器 1. Cortex M3 NVIC概述
IRQs可以屏蔽的 Cortex M3 中断 Enable与 Clear
Enable与 Clear独立寄存器控制
每个中断对应一个 Enable和 Clear寄存器
1~240分别映射到8对32bits寄存器
Enable和 Clear按照写1清方式完成使能和清除
异常号16+n
SETENAS:xEO00E100-0XE00OE11C(1C/4+1)*32=256(与下面之间预留了,为了扩展)
CLRENAS: 0XE000E180-OXE000 E19C((1C/4+1)*32=256 Cortex V3 中断 Priority
Cortex N3 中断 Pending与 Depending
Cortex M3 Systick定时器
处理器最少有一个timer
Cortex-M3 中断机制
Cortex N3中断响应行为
Cortex M3中断退出行为
Cortex M3中断嵌套
Cortex M3咬尾中断
Cortex M3中断延迟
Cortex M3中断响应的Faut处理
1. Cortex N3中断响应行为
2. Cortex M3中断退出行为
3. Cortex M3中断嵌套
4. Cortex M3咬尾中断
5. Cortex M3中断延迟
6. Cortex M3中断响应的Faut处理
MCU Memory Map
Cortex M3 Memory Map Overview
Cortex M3 Memory Region Permissions
Cortex M3 Bit-banding
Cortex M3 ROM Memory Table
1. Cortex M3 Memory Map Overview
2. Cortex M3 Memory Region Permissions
3. Cortex M3 Bit-banding
一个地址对应的是8bit,就是一个byte。加了alias映射后,7bit对应的是2200001c的地址,每一个bit对应一个地址,操作时方便很多,只需要处理映射地址的最低位!
以前修改一个bit,需要先把那个byte全部读出来,然后再屏蔽其他位,再进行写入!
4. Cortex M3 ROM Memory Table
Cortex M3-时钟与复位
Cortex M3 Clocking
Cortex M3 Resets
Cortex M3 Resets Mode
Cortex M3 Reset Diagram
Cortex M3 Power Control
1. Cortex M3 Clocking
FCLK:要一直存在!
2. Cortex M3 Resets
3. Cortex M3 Resets Mode
4. Cortex M3 Reset Diagram
5. Cortex M3 Power Control
Cortex M3-Debug System
Cortex M3 System Debug Access Overview
Cortex M3 System debug architecture
Cortex M3 FPB
Cortex M3 DWT
Cortex M3 TM
Cortex M3 AHB-AP
Cortex M3 TPIU
1. Cortex M3 System Debug Access Overview
2. Cortex M3 System debug architecture
可以挂多个ap,基本上可以访问所有空间,但是dft应该会单独做一个ap
3. Cortex M3 FPB
代码区:flash存放,
如果flash有坏的,打补丁,映射到RAM
4. Cortex M3 DWT
5. Cortex M3 TM
6. Cortex M3 AHB-AP
7. Cortex M3 TPIU
MCU前端设计:简单配置输入输出,优化界面交互,实现功能控制,确保响应迅速,优化能耗管理,提升用户体验。
页:
1
[2]