外部晶振提供了更稳定的时钟信号，而内部RC振荡器虽然方便但在精度和稳定性上可能稍逊一筹。
晶振频率是基础时钟源
通过RCC->CFGR寄存器读取当前系统时钟源和分频系数。
STM32的时钟系统通过以下模块实现频率合成：
锁相环（PLL）
输入：外部晶振（HSE）或内部时钟（HSI）。
输出：经过倍频和分频后的系统时钟（SYSCLK）。
关键寄存器：RCC_PLLCFGR（配置PLL倍频系数和输入源）。
分频器（Divider）
对PLL输出时钟进行分频，生成外设时钟（如APB1、APB2、USB时钟等）。
时钟树（Clock Tree）
将系统时钟分发到CPU内核、内存、外设等模块。
处理频率通过 PLL 等电路从晶振频率得到
PLL需要一定时间锁定到目标频率（通常几毫秒），期间系统可能使用备用时钟（如HSI）。
STM32 的处理频率（即系统时钟频率）通常不是直接使用晶振频率，而是通过锁相环（PLL）等时钟电路对晶振频率进行倍频、分频等操作得到。PLL 可以将输入的时钟信号频率进行放大，从而提高系统的处理频率。例如，若外部高速晶振（HSE）的频率为 8MHz，通过 PLL 将其倍频 9 倍后，系统时钟频率就可以达到 72MHz。
分频则是将时钟信号降低到所需的频率，以满足不同外设的需求。
外部晶振需稳定且抗干扰
处理频率即系统时钟频率，是STM32处理器执行指令的速度。例如，如果系统时钟设置为72MHz，那么处理器每秒钟可以执行7200万条指令。
STM32的处理频率通常是通过外部晶振（高速外部时钟HSE）或内部RC振荡器（HSI）作为基础时钟源，然后通过锁相环（PLL）进行倍频来得到的。
系统时钟是STM32的核心时钟，决定了处理器的运行速度。系统时钟可以由HSI、HSE或PLL提供。通过配置PLL的倍频参数，可以将晶振的频率倍频到所需的系统时钟频率。
STM32的时钟树结构允许对时钟信号进行倍频和分频配置，以得到不同的系统时钟频率。
倍频是通过PLL实现的，可以将晶振频率提升到更高的频率范围。例如，一个8MHz的晶振可以通过PLL倍频到72MHz甚至更高。
晶振是一个提供稳定频率信号的元件。常见的晶振频率有8MHz、12MHz、16MHz等。晶振的频率是固定的，由晶振本身的物理特性决定。
晶振只是为CPU提供一个基础时钟源，内部是靠PLL锁相环来实现的。
晶振频率乘以PLL倍数就是CPU主频。
晶振频率经PLL倍频，输出更高频率信号。
晶振频率决定了单片机的运行速度，不过也有上线
晶振频率和处理频率不是一个东西，不过可以通过倍频分配得到处理频率
根据需要，选择HSE或HSI作为系统时钟基准，HSE通常比HSI稳定。