18078550376 发表于 2025-3-24 18:11

HC32F460的内部高速时钟问题

使用内部高速时钟HRC作为PPL时钟然后倍频再分频至200MHZ作为系统时钟，在使用定时器验证时一直对不上，使用外部晶振配置又是正常的。都是基于例程在测试而且Debug查看SystemCoreClock以及相关寄存器的配置也没发现哪里有问题Z:\Share\HC1

18078550376 发表于 2025-3-24 18:12

void CLK_Init(void)
{
    stc_clk_sysclk_cfg_t    stcSysClkCfg;
    stc_clk_xtal_cfg_t      stcXtalCfg;
    stc_clk_mpll_cfg_t      stcMpllCfg;
    stc_sram_config_t       stcSramConfig;

    MEM_ZERO_STRUCT(stcSysClkCfg);
    MEM_ZERO_STRUCT(stcXtalCfg);
    MEM_ZERO_STRUCT(stcMpllCfg);
    MEM_ZERO_STRUCT(stcSramConfig);

    /* Set bus clk div. */
    stcSysClkCfg.enHclkDiv= ClkSysclkDiv1;
    stcSysClkCfg.enExclkDiv = ClkSysclkDiv2;
    stcSysClkCfg.enPclk0Div = ClkSysclkDiv1;
    stcSysClkCfg.enPclk1Div = ClkSysclkDiv2;
    stcSysClkCfg.enPclk2Div = ClkSysclkDiv4;
    stcSysClkCfg.enPclk3Div = ClkSysclkDiv4;
    stcSysClkCfg.enPclk4Div = ClkSysclkDiv2;
    CLK_SysClkConfig(&stcSysClkCfg);

                CLK_HrcCmd(Enable);
//    while(Set != CLK_GetFlagStatus(ClkFlagHRCRdy))
//    {
//      ;
//    }
    /* sram init include read/write wait cycle setting */
    stcSramConfig.u8SramIdx = Sram12Idx | Sram3Idx | SramHsIdx | SramRetIdx;
    stcSramConfig.enSramRC = SramCycle2;
    stcSramConfig.enSramWC = SramCycle2;
    SRAM_Init(&stcSramConfig);

    /* flash read wait cycle setting */
    EFM_Unlock();
    EFM_SetLatency(EFM_LATENCY_5);
    EFM_Lock();

    /* MPLL config (XTAL / pllmDiv * plln / PllpDiv = 200M). */
    stcMpllCfg.pllmDiv = 2ul;
    stcMpllCfg.plln    = 40ul;
    stcMpllCfg.PllpDiv = 2ul;
    stcMpllCfg.PllqDiv = 2ul;
    stcMpllCfg.PllrDiv = 2ul;
    CLK_SetPllSource(ClkPllSrcHRC);
    CLK_MpllConfig(&stcMpllCfg);

    /* Enable MPLL. */
    CLK_MpllCmd(Enable);
    /* Wait MPLL ready. */
    while(Set != CLK_GetFlagStatus(ClkFlagMPLLRdy))
    {
      ;
    }
    /* Switch driver ability */
    PWC_HS2HP();
    /* Switch system clock source to MPLL. */
    CLK_SetSysClkSource(CLKSysSrcMPLL);               
}

18078550376 发表于 2025-3-26 13:53

问题解决了，淘宝上买的最小系统配的芯片可能是假的；另外买了芯片换上去就好了

wang6623 发表于 2025-3-31 13:42

如果你要倍频到200MHz，需要合理配置PLL倍频器。

Amazingxixixi 发表于 2025-4-24 15:50

学习一下啊！感觉有点知识慌了

classroom 发表于 2025-5-27 12:28

HRC频率稳定性差点。

flycamelaaa 发表于 2025-5-27 15:20

PLL的倍频和分频系数计算错误，或者PLL的输入时钟源选择不正确？

powerantone 发表于 2025-5-27 15:56

系统时钟分频器或外设时钟分频器的配置不正确？

stormwind123 发表于 2025-5-27 19:00

内部时钟源的启动可能需要一定时间，若在时钟未稳定时就进行配置或验证，可能导致频率不准确。

probedog 发表于 2025-5-27 20:00

尽管Debug查看相关寄存器配置未发现问题，但仍可能存在某些关键寄存器配置不当或遗漏的情况。

classroom 发表于 2025-5-27 21:00

若对时钟精度要求较高，建议用外部晶振作为时钟源。

初级工程渣 发表于 2025-6-30 15:25

HRC 频率会随温度、电压变化，且芯片间存在制造差异

吝啬晚安 发表于 2025-7-26 15:12

HRC 频率精度不足，倍频分频后累积误差导致定时器计时偏差，需校准 HRC
页: [1]
查看完整版本: HC32F460的内部高速时钟问题