Pulitzer 发表于 2025-8-19 07:20

高速芯片跑外部SDRAM的时候布线是不是比时钟还重要

我试着跑满速总是会报奇怪的数据错误。

Clyde011 发表于 2025-8-19 07:23

有时是缓存没清干净。

公羊子丹 发表于 2025-8-19 07:24

F4的SPI速度很快,但要调好DMA。

周半梅 发表于 2025-8-19 07:25

你开的DMA优先级是多少?

帛灿灿 发表于 2025-8-19 07:26

FIFO阈值也会影响。

童雨竹 发表于 2025-8-19 07:27

我遇到过中断优先级不够的问题。

万图 发表于 2025-8-19 07:28

可能是片选没拉稳。

Wordsworth 发表于 2025-8-19 07:29

长数据包容易出错。

Bblythe 发表于 2025-8-19 07:30

可以加上双缓冲。

Pulitzer 发表于 2025-8-19 07:31

逻辑分析仪抓包挺有用。

Uriah 发表于 2025-8-19 07:31

先确认是发丢还是收丢。
页: [1]
查看完整版本: 高速芯片跑外部SDRAM的时候布线是不是比时钟还重要