CH569和FPGA通信
你好，请问我想用CH569和FPGA通信，但是我把32位数据位宽改成了8位，在PCBA上只保留了8根线，我想知道verilog的例程里需要修改哪些参数，以及是否可以提供仿真用的testbench文件。您好，HSPI例程只需要配置EVT程序中的宏定义为8位模式即可，FPGA暂时还没有八位模式的程序，可以参考该32位例程基础上进行修改 https://www.wch.cn/bbs/thread-86805-1.html，需要注意的点是数据线在8位模式下可以只接8根，但是控制线必须全接，如果是单向传输的方向，那么也至少接该方向的流控四根线，另外四根流控线建议接地。关于testbench文件目前没有
页:
[1]