公羊子丹 发表于 2025-10-5 07:13

定时器输出PWM波形偶尔失步，逻辑分析仪显示异常边沿

我在用定时器做PWM输出时，发现有时候波形边沿会错半个周期，像是脉冲被“吞”了一样。逻辑分析仪抓到几次这种异常，但不是固定周期出现。我尝试调整时钟分频、关闭DMA触发，都没明显改善。

Clyde011 发表于 2025-10-5 07:20

我建议在输出口并联个轻微负载电阻，看是不是空载状态下更容易错位。

公羊子丹 发表于 2025-10-5 07:21

这种情况我以前遇过一次，最后是因为更新比较值时机没卡准，导致中断冲突了。

周半梅 发表于 2025-10-5 07:22

你用的是哪种模式？如果是中心对齐模式的话，可能是更新事件触发得太频繁。

帛灿灿 发表于 2025-10-5 07:23

我建议你把ARR更新放到定时器停止状态下试试看，有时候能避开。

童雨竹 发表于 2025-10-5 07:24

我感觉可能跟主频抖动或者中断优先级也有关系，可以排查下。

万图 发表于 2025-10-5 07:25

我印象中如果GPIO口配置成复用模式太晚，也会出现短暂乱跳。

Wordsworth 发表于 2025-10-5 07:26

可以试下加个示波器触发抓波，确认是硬件层的抖动还是寄存器更新问题。

Bblythe 发表于 2025-10-5 07:27

是不是你PWM频率比较高？如果超过几十kHz可能DMA或者总线负载也影响。

Pulitzer 发表于 2025-10-5 07:27

我曾经调试电机PWM信号时也出现过类似现象，最后是死区设置错了。

Uriah 发表于 2025-10-5 07:28

其实逻辑分析仪看到的偶发异常，有时也跟采样点对齐误差有关。
页: [1]
查看完整版本: 定时器输出PWM波形偶尔失步，逻辑分析仪显示异常边沿