7760448 发表于 2012-10-5 10:00

还是没想明白，请高手帮忙分析下这个开关型鉴相电路

7760448 发表于 2012-10-5 10:07

它的设计是这样的：
    待测信号是一个200mV~2V的已知频率（500HZ~2Khz间的某一个）的信号Vs与一均方根值为1V左右的噪声信号Vn的叠加，参考信号为Vs经过整形后的信号Vr（同频同相），他用相关性来鉴相。但我一直没想明白这个开关鉴相电路是怎么工作的。请高手解释一下，谢谢！
页: [1]
查看完整版本: 还是没想明白，请高手帮忙分析下这个开关型鉴相电路