如何实现中断信号清除逻辑
CPLD在满足某种状态时会输出一个XINT ＝ 0的中断给DSP，DSP在读取CPLD中相关REG后要将XINT置高。<br /><br />请问如何实现这个功能，RS触发器？<br />问题其实很多
问题其实很多，没那么简单，看看：<br />中断源有好几个，就算是8个吧，每个中断源满足一定状态就会触发中断，如果这种状态一直保持，那这个中断一直把XINT脚拉低，拉高中断又怎么实现呢?<br /><br />我的思路是：XINT一拉低（有中断产生），DSP就写一个清除中断的命令到CPLD，这样是可以把XINT拉高的，但关键是如何把那个先前的中断源状态清除，否则就不能触发下一次中断！！这个中断源怎么清除？
这个中断源标志位是个reg，当别的模块满足一定条件时reg置1，清除用什么办法呢？这个reg不能被2个信号源驱动，这个时最头疼的决定用同步逻辑尝试下
用CPLD的10M时钟做全局同步时钟来实现，否则很麻烦
页:
[1]