Quartus II下JTAG菊花链配置请教----求助
最近项目中，使用了2个CPLD，一个ARM芯片。这三个芯片都是利用JTAG接口来烧录的。<br />问题1： 这三个芯片的JTAG接口电路是否能设计成JTAG菊花链形式？<br />问题2： 2个CPLD的JTAG接口应该可以设计成菊花链形式，但是在Quartus II软件里面应该怎样设置，怎样编译？是否和单个CPLD烧录模式一样？<br />问题3： 谁有Xilinx公司CPLD/FPGA菊花链烧录经验，也可以介绍介绍！是不是现在做FPGA的人少啊？总是没人来回答个问题
不过我们学校做这个的可是多的很啊，特别是我们专业，那是找个研究生就是个nb人啊，哈哈。说的夸张了
页:
[1]