allegro拼板（同一块电路板）
allegroPCB在布线的时候，有时候为了方便制版，需要拼板。我们可以利用复制命令复制电路板并放置，如下图。在放置的时候，最好使用命令窗口输入坐标值，来选择参考点坐标和定位坐标。不然，在对齐丝印层的时候会产生偏差。http://blog.chinaunix.net/attachment/201211/19/24343357_1353310733fFX6.jpg
但是新复制的电路元器件标号都出现*，就是丝印层有问题，接下来看看如何修改。
http://blog.chinaunix.net/attachment/201211/19/24343357_1353310754ZPqc.jpg
将上面的拼板生成gerber文件
http://blog.chinaunix.net/attachment/201211/19/24343357_1353310761rN5v.jpg
然后新建一个test.brd文件，按照下图操作，增加一个子层。
http://blog.chinaunix.net/attachment/201211/19/24343357_1353310767a1un.jpg
http://blog.chinaunix.net/attachment/201211/19/24343357_13533107733Zh4.jpg
然后导入上面生成的gerber文件的丝印层文件。
http://blog.chinaunix.net/attachment/201211/19/24343357_1353310778Wy88.jpg
然后导入上面生成的gerber文件的丝印层文件。
http://blog.chinaunix.net/attachment/201211/19/24343357_1353310778Wy88.jpg
点击loadfile，丝印层就会粘结到鼠标上，然后选择和复制电路板同样的定位坐标，定位。
http://blog.chinaunix.net/attachment/201211/19/24343357_1353310785QwvZ.jpg
然后将有*的丝印删除，将最下面没有*的丝印层，一一复制，按照复制电路板时候的参考点坐标和定位坐标，最后如上图所示，下图是局部放大细节，没有*了。
http://blog.chinaunix.net/attachment/201211/19/24343357_1353310792eu1I.jpg
然后将test.brd重新生成silktop丝印层，替换上面的顶层丝印文件就好了。
http://blog.chinaunix.net/attachment/201211/19/24343357_13533107987vEj.jpg
好，学习了 顶一个 楼主 学习中！ gaochy1126 发表于 2013-11-26 17:10 static/image/common/back.gif
点击loadfile，丝印层就会粘结到鼠标上，然后选择和复制电路板同样的定位坐标，定位。
请教一下，工艺边如何添加呢 maahoo 发表于 2013-11-29 11:31 static/image/common/back.gif
好，学习了
谢谢支持的。 hua2999 发表于 2013-11-29 16:49 static/image/common/back.gif
顶一个 楼主 学习中！
谢谢支持的。 snkaka 发表于 2013-12-1 10:55 static/image/common/back.gif
请教一下，工艺边如何添加呢
你是指板边么？ gaochy1126 发表于 2013-12-1 21:57 static/image/common/back.gif
你是指板边么？
是的，就是板边，带邮票孔的，可以掰开 snkaka 发表于 2013-12-2 12:44 static/image/common/back.gif
是的，就是板边，带邮票孔的，可以掰开
你跟做板子的说明白就行的，就是画一条outline线，然后他给你v割就可以的。 版主指点一下 allegro学习
或者介绍一些入门资料 zhangmangui 发表于 2013-12-6 00:07 static/image/common/back.gif
版主指点一下 allegro学习
或者介绍一些入门资料
斑竹你可以通过视频学习的。 zhangmangui 发表于 2013-12-6 00:07 static/image/common/back.gif
版主指点一下 allegro学习
或者介绍一些入门资料
简介及安装软件 http://115.com/file/dpwle0a5
版本简介及制板流程 http://115.com/file/c2k4fsok
原理图库上 http://115.com/file/c2k4fsdw
原理图库下 http://115.com/file/anej4547
设置环境 http://115.com/file/bejwlznd
库管理、放置元件 http://115.com/file/c2kz4s4u
放置连接线、总线 http://115.com/file/e7ifaxdg
元件的基本操作 http://115.com/file/ane9uwdf
元件属性编辑 http://115.com/file/c2kzmlyq
Design_Cache_的使用. http://115.com/file/e7isq6ji
其他放置操作及添加封装信息 http://115.com/file/anejsp77
网表输出 http://115.com/file/e7isqr89
原理图后续操作 http://115.com/file/anej49s2
平坦式原理图与分页式原理图 http://115.com/file/dpwiqubw
CIS http://115.com/file/dpwi7db4
OrCAD快捷键 http://115.com/file/e7ifpl9h
OrCAD16.5新功能 http://115.com/file/c2kzxiex
pspice_仿真 http://115.com/file/c2kzx5kb
封装中几个重要的概念 http://115.com/file/e7isow5l
封装尺寸计算及命名规则 http://115.com/file/anejferf
简单表贴封装的创建 http://115.com/file/e7iso3yl
BGA类封装的创建下 http://115.com/file/dpwlodnr
自定义焊盘的创建 http://115.com/file/dpwiq0ch
上通孔类封装的创建上 http://115.com/file/anejf38i
下通孔类封装的创建下 http://115.com/file/e7isldk9
FPM直接生成 http://115.com/file/dpwlr8mt
IPC_向导直接生成库 http://115.com/file/dpwlomaw
allegro_环境设置.http://115.com/file/bejwlqrs
allegro_快捷键设置 http://115.com/file/c2k43r7q
skill_配置使用 http://115.com/file/anejtk2l
颜色设置 http://115.com/file/bejwxhgo
http://115.com/file/e7isf3sl
http://115.com/file/e7ishru3
导入网表及status_介绍 http://115.com/file/dpwi5etd
手动摆放上 http://115.com/file/dpwiq5z5
手动摆放下 http://115.com/file/e7isq7tg
上交互式布局及按原理图页布局上 http://115.com/file/c2kzrxb5
下交互式布局及按原理图页布局 http://115.com/file/dpwifbzg
按Room_属性布局 http://115.com/file/anejj5t2
基本线宽线间距规则设置 http://115.com/file/c2kzr6xq
导入与导出简介 http://115.com/file/c2k4yfgx
区域约束规则设置 http://115.com/file/dpwl8u25
设定走线阻抗值 http://115.com/file/bejwxa8b
差分规则设置 http://115.com/file/e7isfl33
走线长度设置 http://115.com/file/e7ifthek
PROGATION_DELAY_设置 http://115.com/file/ane9oche
总线等长设置 http://115.com/file/anej9g37
设置网络的时序和信号完整性约束 http://115.com/file/c2kz9szx
上设置网络拓扑上 http://115.com/file/c2k41xqq
下设置网络拓扑下 http://115.com/file/dpwlr87h
same_net_spacing_设置 http://115.com/file/anejd7vl
设置过孔 http://115.com/file/e7isfa39
一些基本的布线原则 http://115.com/file/e7isscpi
布线准备 http://115.com/file/anejsbii
BGA器件的扇出 http://115.com/file/e7iftqxi
手动布线 http://115.com/file/dpwif4fg
总线布线 http://115.com/file/dpwi2fe4
实时显示 http://115.com/file/c2kzxwpy
自动布线 http://115.com/file/bejwsafo
差分布线 http://115.com/file/c2kz9sjy
蛇形线 http://115.com/file/anejfxa2
DRC http://115.com/file/dpwifurt
Module_Reuse http://115.com/file/dpwiqkly
铺铜 http://115.com/file/anejdji7
内电层的分割 http://115.com/file/e7isq7ol
编号回注 http://115.com/file/anejs344
查看报告、数据库检查 http://115.com/file/bejwxpb4
上生成丝印上 http://115.com/file/anejd87i
下生成丝印下 http://115.com/file/e7ifppzd
钻孔 http://115.com/file/anejsm2l
光绘 http://115.com/file/dpwlmzwd
allegro16.5_新功能 http://115.com/file/ane95oi4
SI及结束语 http://115.com/file/anejfheo
页:
[1]
2