肖正晨2013 发表于 2014-8-22 15:51

fpga上电瞬间IO管脚状态/?

小弟使用的是EP2C5，由一个io控制电话模块的振铃信号，高电平振铃。、
现在情况是这样，上电后会有短暂的振铃，使用示波器看大概有200ms左右的脉冲，怀疑可能是IO口有内部上拉吧（fpga我也不懂），不论是并上电容还是加上下拉电阻，最好的情况是脉冲现在是100Ms,这是什么问题，有人遇到过么 ？？

肖正晨2013 发表于 2014-8-22 15:52

fpga从EEPROM里面读取程序要这么久么？？200Ms？

chunyang 发表于 2014-8-23 22:19

应该改成低电平有效或者加使能控制。

肖正晨2013 发表于 2014-8-25 14:47

chunyang 发表于 2014-8-23 22:19 static/image/common/back.gif
应该改成低电平有效或者加使能控制。

可是控制的是一个电话模块，不能改了。。。。

chunyang 发表于 2014-8-25 18:46

肖正晨2013 发表于 2014-8-25 14:47 static/image/common/back.gif
可是控制的是一个电话模块，不能改了。。。。

电话模块不能改，但你的电路能改。
页: [1]
查看完整版本: fpga上电瞬间IO管脚状态/?