Application Note

May 2004 1

. 2004 Actel Corporation

Designing Clean Analog PLL Power Supply in a Mixed-Signal Environment
在混合信号系统中，设计清洁的模拟PLL电源供应器

Introduction

大多数系统级设计包括一个混合模拟和数字电路的部分。在这样的系统中，一个信号集成电路可以由混合模拟和数字电路组成。例如，Actel FPGA器件的Axcelerator 系列包含了PLL模拟时钟电路加数字电路。一般地，模拟元件是晶体管电路，对来自电源的电压干扰非常敏感。这样，为了正确使用这些元件，迫切需要一个低噪声模拟电源供应器网络。电源供应器电压噪声可以被结合进入芯片模拟部分，并且可以与有效信号一起放大。这可以导致出错和影响系统功能。本应用笔记论述一些有关混合信号环境中模拟元件噪声污染问题，并为设计一个最小噪声的清洁的模拟供应器提供有益的建议。本文件中的所有建议都适用于Flash和Axcelerator器件，例外的有技巧1：Use of Power Supply Filters。在技巧1中，Flash和Axcelerator器件纹波稍有不同，详见后面介绍。

Sources of Power-Supply Noise电源噪声

数字CMOS电路消耗动态开关功率。动态电流引起PCB板电源供应器在VDD/Vss两端的频率和电压下跌。在Vss上，这个现象被称为地电位波动。地电位波动是由于IC封装引脚、器件地和系统地的寄生感应。动态电流可以变为噪声，其总电压等于：

图1 在系统地和器件地的噪声

自从多种元件共享VDD 和VSS 设计或是电源总线，PCB上任何大的电压波动降低了这些元件的电源干扰抑制能力。这样的噪声若不减少，将产生逻辑错误或是其它不可预测的结果。这个问题更多地提出来，如果这噪声连接到混合信号IC的模拟部分，将导致信号抖动、失真、降低模拟元件的性能。所以，在混合信号环境中，完全分离数字电源和模拟电源，才能得到最小的噪声水平。

Techniques to Reduce Analog Power-Supply Noise减少模拟噪声的技巧

Technique 1: Use of Power Supply Filters使用电源滤波器

对于Flash器件，在电源与芯片电源引脚之间的噪声滤波器（见图2）可以滤除AVCC与地之间的低频或高频噪声，否则这噪声或许通过芯片数字电源引脚进入芯片。这能够通过使用电感L1、大容量电解电容C3（并联2个小容量高频瓷片电容C1和C2）。需要选择足够大阻抗的电感L1，以便能够隔离来自数字部分的低频/中频/高频干扰。这是因为，对于这些频率L1被视为开路。两个小瓷片电容需要尽可能放置在接近芯片电源引脚处（从PLL电源引脚和地引脚少于1英寸）。小电容的目的是滤除高频开关噪声，大电容的目的是滤除低频纹波噪声。这技巧可以结合Technique 3: Use Wide Traces for Analog Power（对于模拟电源使用较宽的PCB布线）。请参考附录：一个简单的滤波器。

Axcelerator芯片模拟电源供应器使用了“浮动地”（"floating ground" ）等同去除噪声。

因此这暗示的滤波器的选择是不同的，请参考Axcelerator数据手册的图2-3推荐的结果。

图1  来自寄生电感导致的地电位波动

Sample Filter滤波器实例

图2. 滤波器实例

图3 .电源滤波器

Technique 2: Separation of Digital and Analog Supplies with Regulators分离的数字电源和模拟电源。

为数字电源引脚和模拟电源引脚分别提供独立的电源。一个受益于电压调整器的固有很高噪声抑制特性，但是它将被检验——不管被选择的电压调整器提供足够的抑制能力。

另外，在滤波器前插入的电压调整器可以在模拟电源和数字电源之间提供电源隔离(图2)。这将使得由数字电路产生的对模拟元件有影响的开关噪声最小。