21ic电子技术开发论坛

标题: EMC篇5_USB差分信号线DP DM的串电阻研究 [打印本页]

---

作者: 一个人破    时间: 2024-12-16 13:37
标题: EMC篇5_USB差分信号线DP DM的串电阻研究
#申请原创#[url=home.php?mod=space&uid=760190]@21小跑堂 [/url]
0、前言
本篇文章想通过对USB差分信号线DP、DM的串电阻匹配影响，来说明在高速通信时电阻匹配对信号完整性和EMC的重要性以及电阻值的选择。
更新时间：2024.12.16

1、DP和DM串联的电阻是干嘛的

串联22Ω？33Ω？0Ω？直连？常见思路是用于阻抗匹配，减小回流噪声，提升信号完整性。下面用3个文件来说明这个问题。

1）USB 2.0标准
（第7章，120~124页）：
合理的阻抗匹配可以减少反射和信号完整性问题，从而降低EMI。
对于全速USB（FS），差分对的特性阻抗应为90 Ω ± 10%；
对于高速USB（HS），差分对的特性阻抗应为45 Ω ± 10%。




2）ST应用笔记AN4879
（第3章，13页）：
ST芯片是不需要阻抗匹配。应用笔记《AN4879 使用STM32微控制器的USB硬件和PCB指南》描述：USB FS阻抗驱动程序总是在内部管理，以避免需要在数据线路径上添加外部串行电阻。


3）ADI应用笔记ADuM3160
（第10页，电路板布局布线）：
应用笔记《ADuM3160_全速低速2.5 kV USB数字隔离器》描述：全速工作时，器件每一侧的D+和D−线路需要一个24Ω±1%串联端接电阻。低速应用不需要这些电阻。


2、APM32F407串电阻眼图效果比对
测试结果：比对串电阻0Ω~47Ω，USB眼图效果。串电阻越大，USB眼图的高频噪声减小，信号的上冲和下冲影响减小。说明APM32F407的USB信号线是需要串接外部电阻的。
测试环境：3.3V，线长1m
测试效果：


3、USB应用常见EMI问题及应对措施
1）EMI来源
a.高速信号线：USB数据线（D+和D-）在高速传输时会产生高频噪声，尤其是当传输速率高达480 Mbit/s（USB HS）时，可能会引发EMI问题。
b.电源线和地线：电源线和地线之间的阻抗不匹配或布局不合理，可能导致电流回路产生辐射噪声。
c.PCB设计不当：如果PCB走线过长、走线间距不当或未使用适当的屏蔽措施，可能会导致信号反射、串扰和辐射发射。

2）EMI标准要求
IEC 61000-4-2：该标准规定了USB线路在连接到插座时的静电放电（ESD）和电磁兼容性（EMC）要求。系统必须符合此标准，以确保在实际应用中不会因静电放电或其他电磁干扰而失效。
JESD22-A114D（HBM模型）：虽然主要用于ESD测试，但该标准也涉及到EMI防护，确保USB引脚能够承受一定的静电放电而不损坏，从而间接减少EMI问题。

3）EMI防护措施
ESD保护器件
a.放置位置：推荐在USB连接器附近放置专用的ESD保护器件（如USBLC6-2SC6、ECMF02-2AMX6等），以减少外部静电放电对内部电路的影响。这些器件可以有效吸收瞬态电压，防止其进入MCU内部，从而减少EMI问题。
b.VBus保护：对于VBus线，建议使用ESD保护器件（如ESDA7P60-1U1M）来防止过压和静电放电，确保VBus线的稳定性和安全性。

PCB设计优化
a.差分对走线：USB数据线（D+和D-）应尽量保持等长且紧密耦合，以减少差模噪声和串扰。差分对的走线应避免与其他高速信号线平行，以防止交叉干扰。
b.阻抗匹配：对于全速USB（FS），差分对的特性阻抗应为90 Ω ± 10%；对于高速USB（HS），差分对的特性阻抗应为45 Ω ± 10%。合理的阻抗匹配可以减少反射和信号完整性问题，从而降低EMI。
c.接地设计：确保PCB上有足够的接地层，并且USB信号线应尽可能靠近地线，以减少环路面积，降低辐射发射。

电源去耦
a.去耦电容：在USB收发器的电源引脚（如VDDUSB）附近放置去耦电容（如100 nF陶瓷电容和1 μF钽电容），以滤除高频噪声并稳定电源电压。这有助于减少电源线上的噪声传播到USB信号线上，从而降低EMI。
b.独立电源：如果可能，使用独立的VDDUSB电源为USB外设供电，避免与其他外设共享电源，减少电源噪声的相互影响。

屏蔽和隔离
a.物理屏蔽：对于敏感的USB信号线，可以考虑使用金属屏蔽罩或屏蔽电缆，以减少外界电磁干扰的影响。
b.隔离变压器：在某些情况下，使用隔离变压器可以有效隔离USB信号线与地线之间的耦合，减少共模噪声的传播。

4）其他注意事项
a.USB连接器的选择：选择具有良好屏蔽性能的USB连接器，确保连接器的外壳与PCB的地平面良好接触，以提供额外的EMI防护。
b.信号完整性测试：在设计阶段，建议进行信号完整性仿真和测试，确保USB信号的质量符合USB规范的要求，特别是高速USB（HS）信号的眼图测试。

4、USB信号线串电阻总结
1）查看芯片手册。不同产品的USB设计会有不同，在电路设计前，需要查看相关芯片手册，确认有没有USB信号线串电阻的相关说明。
2）如果手册没有说明，在电路设计时最好预留0Ω电阻位，便于后期调试。
3）USB电路设计时，务必考虑到EMI问题。

USB 2.0标准.pdf

2024-12-16 13:33 上传

点击文件名下载附件

5.71 MB, 下载次数: 25

---

作者: 一个人破    时间: 2024-12-16 13:46


EMC是我比较感兴趣的方向，并且预感将来会越来越重要。后续更新会将目录补充在评论区，欢迎加入讨论

EMC篇1_车前灯EMI改善经验分享：https://bbs.21ic.com/icview-3412458-1-1.html
EMC篇2_芯片corner对EMI的影响：https://bbs.21ic.com/icview-3412462-1-1.html
EMC篇3_数字信号强弱对车灯芯片EMI的影响：https://bbs.21ic.com/icview-3413210-1-1.html
EMC篇4_电源滤波对倒车雷达CE的影响：https://bbs.21ic.com/icview-3418316-1-1.html
EMC篇5_USB差分信号线DP DM的串电阻研究：https://bbs.21ic.com/icview-3421442-1-1.html
EMC篇6_热插拔现象问题分析：https://bbs.21ic.com/icview-3429668-1-1.html

---

作者: LEDyyds    时间: 2024-12-16 15:00
问一下，那几张图是怎么看效果的，我看都长差不多样啊

---

作者: xionghaoyun    时间: 2024-12-17 11:04
学习一下

---

作者: xch    时间: 2024-12-17 12:20
USB 双绞线传输线差分阻抗90ohm±15%。 共模阻抗30Ω±30%。 所以要保证驱动器内阻+外接串联电阻值为90Ω。pcb走线也要按照规定设计。

---

作者: 一个人破    时间: 2024-12-18 11:40

LEDyyds 发表于 2024-12-16 15:00
问一下，那几张图是怎么看效果的，我看都长差不多样啊

眼图是一堆“1”和“0”数字信号切换的波形叠加。在理想状态下，你可以想象成方波。但在高速通信时，由于阻抗不匹配和串扰等问题，信号难免出现变形。
如果1和0的波形触发碰到中心红色区域，就说明信号完整性较差，引发数据错误。
如果1和0的波形上升沿和下降沿存在上冲和下冲的现象，那么可能引发EMC问题。

---

作者: TimeRiddle    时间: 2024-12-19 09:32
我也是业余，看不出来几张图有啥区别

---

欢迎光临 21ic电子技术开发论坛 (https://bbs.21ic.com/)

Powered by Discuz! X3.5