21ic电子技术开发论坛

标题: 有谁知道the setting time的确切含义 [打印本页]

作者: gdpbeyond 时间: 2007-9-25 10:24
标题: 有谁知道the setting time的确切含义
在看AD637(AC/DC芯片)的DATASHEET时,有句话这样说:增大平均电容会影响AD637的setting time,约为115ms/uf.这setting time真正含义是什么?我现在的理解是从交流信号输入到对其对应的有效值输出所经历的时间,不知道对不对,敢请大家纠正!

作者: computer00 时间: 2007-9-25 10:34
标题: 建立时间。就是电平变化后，经过多少时间达到需要的值

作者: iC921 时间: 2007-9-25 11:40
标题: “需要值”不太准确
而是“稳态”值---实际上是从（阶跃）信号跃变开始到最后一次（如果只有一次就是第一次）不再超过±5%稳态值误差的时间。

这个时间和PID的调节时间相似。

作者: computer00 时间: 2007-9-28 21:49
标题: 不同的系统有不同的定义，有些是90%。

作者: pengjianxue 时间: 2007-9-29 09:39
标题: 准确
对于运放来说,"建立时间"是指:
1,对于给定增益的同相放大器
2,输入一个阶跃信号
3,输出信号达到与稳态值的误差为0.01%的时间.
4,一般情形,增益越大,建立时间越长.

彭建学上海

作者: 赤铸 时间: 2007-9-29 16:55
标题: 是 settling time
1%, 5%, 10% 都可以，没有强制规定

欢迎光临 21ic电子技术开发论坛 (https://bbs.21ic.com/)