EDA 技术

【可编程Asic（FPGA、CPLD）技术交流，HDL coding style讨论，EDA软件工具使用】

今日: 1|主题: 7664|帖子: 42696 收藏 (43)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶



wifi模块在一直重启？烧录引脚环境 1988020566 2025-1-22 14:43 3 1700
求一个esp32s3驱动OV2670显示在TFTlcd上的代码 V2 代码 TFTLCD gygp 2025-1-21 12:43 2 1752
lora的多点通信节点 wifi 终端 abotomson 2025-1-14 10:06 3 1958
INA226的arduino的驱动代码成功使用驱动代码 mollylawrence 2025-1-10 22:21 1 1679
'begin(int, int, int)' is ambiguous Wire.begin(sda, scl, 100000); SCL SDA Wire sdlls 2025-1-10 22:12 1 1625
PH传感器的电压是如何转换为pH数值电压传感器电压转换 zerorobert 2025-1-10 22:09 1 1704
stm32mp157可以跑神经网络吗 stm32mp157 运行神经网络 bestwell 2025-1-10 22:02 1 1708
有没有可以根据产品接口，自动生成接线图的软件或平台？接线图接口电器 hificat 2025-1-10 11:01 0 692
[Verilog HDL] 有限状态机有限状态机建模 gaochy1126 2024-12-31 08:38 0 1463
[Verilog HDL] 复杂时序逻辑电路时序时序逻辑时序逻辑电路 gaochy1126 2024-12-31 08:38 0 1443
[FPGA] 简单时序逻辑电路时序时序逻辑时序逻辑电路 gaochy1126 2024-12-31 08:37 0 1254
[FPGA] 复杂组合逻辑电路电路组合逻辑电路逻辑电路 gaochy1126 2024-12-31 08:37 0 1207
[Verilog HDL] 简单组合逻辑电路电路组合逻辑电路逻辑电路 gaochy1126 2024-12-31 08:36 0 1443
[Verilog HDL] 基础逻辑门逻辑门 IO se gaochy1126 2024-12-31 08:35 0 1420
[FPGA] 代码风格规范代码 UL se gaochy1126 2024-12-31 08:34 0 1203
[FPGA] Testbench 的编写与应用 ST TE TEST gaochy1126 2024-12-31 08:34 0 1219
[ISE] Vivado 安装和使用 AD Vivado vi gaochy1126 2024-12-31 08:34 0 1207
[FPGA] LogiSim 工具 GIS SIM logisim gaochy1126 2024-12-31 08:33 0 1251
[Verilog HDL] Verilog 语法入门 verilo verilog or gaochy1126 2024-12-31 08:33 0 1449
[Allegro] Altium Designer规则及覆铜设计小技巧 Altium Design Designe gaochy1126 2024-12-31 08:32 0 1273
allegro灌铜怎么删除 ALLEGRO AN LAN HuRG 2024-12-31 08:29 1 1622