EDA 技术

【可编程Asic（FPGA、CPLD）技术交流，HDL coding style讨论，EDA软件工具使用】

本版专家: gaochy1126

今日: 0|主题: 7622|帖子: 42613 收藏 (42)

本版赏金已达 34.00元(功能说明)论坛赏金排名第 77 名

12 3 4 5 6 7 8 9 10 ... 191 / 191 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


隐藏置顶帖大家都来讨论一下新手怎么学习fpga ...2 3 4 5 6..11 FPGA 开发板代码 lknudt 2024-9-17 14:20 205 165442
隐藏置顶帖 [protel] 还在用99se的人进来描述下你是什么情况 ...2 3 4 5 6..11 se 软件 protel riverpeak 2024-9-17 14:18 212 175997
隐藏置顶帖 [cadence] 2012年IPC第一届PCB LAYOUT设计大赛（中国区）作品学习分享 ...2 3 4 5 layout 大赛 PCB forgot 2023-2-22 08:17 86 96689 2
隐藏置顶帖数字设计&verilog 每周一练（一二） ...2 3 4 5 6..8 verilog 电路数字电路 Fourier00 2020-11-24 08:53 156 159534 2
隐藏置顶帖 X-FEST 2012资料发布 ST FPGA PGA GoldSunMonkey 2019-4-30 13:03 15 38860
隐藏置顶帖亚稳态分析 ...2 3 4 时钟器件 patrick007 2016-5-24 10:00 78 95372
[FPGA] 寻找项目合作伙伴或者合伙人 New 芯片 ip SOC gdzz 2024-11-6 16:45 1 129
[protel] AltiumDesigner全版本安装包整理分享转 Altium Design Designe gaochy1126 2024-10-19 13:50 26 11000
[protel] 如何使用TARGET3001!创建异形焊盘的封装 EDA软件 PCB技术电子工程师 Target3001 2024-10-17 10:48 0 882
立创圆形拼板实例，如何用拼板功能制作 mickit 2024-9-29 20:33 2 3659
verilog并行语句有哪些 verilog verilo 10299823 2024-9-29 10:04 1 5376
[Verilog HDL] 跨时钟域传输 ig 触发触发器 gaochy1126 2024-9-28 16:20 0 1428
[Verilog HDL] Verilog中的时间尺度与延迟 TI ig 11 gaochy1126 2024-9-28 16:20 0 1415
[Verilog HDL] verilog延时函数输出延时函数函数 gaochy1126 2024-9-28 16:19 0 1424
[Verilog HDL] Verilog实现小数分频时钟 ic gaochy1126 2024-9-28 16:18 0 1428
[Verilog HDL] verilog的6种延迟操作 verilog verilo 加密 gaochy1126 2024-9-28 16:18 0 1554
[Verilog HDL] 随机信号发生器Verilog 信号发生器信号 gaochy1126 2024-9-28 16:16 0 1479
[Verilog HDL] Verilog HDL仿真激励仿真 verilog verilo gaochy1126 2024-9-28 16:16 0 1420
[Verilog HDL] verilog产生时钟信号时钟信号时钟信号 gaochy1126 2024-9-28 16:14 0 1400
[FPGA] verilog 反相器的设计与仿真设计仿真 verilog gaochy1126 2024-9-28 16:07 0 1392
[multisim] verilog 语法基础汇总函数 AMP 运算符 gaochy1126 2024-9-28 16:06 0 1406
[Verilog HDL] 8种编译指令 SC TE UL gaochy1126 2024-9-28 16:05 0 1357
[Verilog HDL] Verilog中的时间尺度与延迟 TI ig 11 gaochy1126 2024-9-28 16:04 0 1463
[Verilog HDL] 监测变量 UL Dul 十进制 gaochy1126 2024-9-28 16:03 0 1342
[Verilog HDL] $write 用于输出、打印信息 UL Modu 输出 gaochy1126 2024-9-28 16:03 0 1417
[Verilog HDL] Verilog语言中的系统任务和系统函数函数 verilog verilo gaochy1126 2024-9-28 16:02 0 1363
[Verilog HDL] 编译预处理 meter parameter gaochy1126 2024-9-28 16:02 0 1350
任务和函数的对比和总结逻辑 function 控制 gaochy1126 2024-9-28 16:01 0 1377
[Verilog HDL] 综合语法触发 FOR 信号 gaochy1126 2024-9-28 16:01 0 1375
[Verilog HDL] Verilog学习经验分享电路经验分享学习 gaochy1126 2024-9-28 16:00 0 1355
[Verilog HDL] Verilog HDL verilog verilo hd gaochy1126 2024-9-28 15:59 0 1351
.BD1格式的pcb文件如何转换成主流EDA软件PCB格式 T3 使用 AD wang95 2024-9-25 09:31 0 3075
AD如何画FPC柔性电路板补强嘉立创透明FPC 柔性电路板柔性电路嘉立创FPC 2024-9-20 09:16 2 3005
[multisim] Micro Cap 11.0.3 Micro ic ailingg 2024-8-10 22:04 10 5642
15分钟学会FPC软板设计 candence ALLEGRO CAD 嘉立创FPC 2024-8-7 20:34 0 3096
[protel] 国内市场上一些主流EDA软件功能与性能综合对比功能对比 PCB设计软件电子工程师 Target3001 2024-8-2 16:04 0 3530
[protel] Proteus 电源设置电源 proteu TE gaochy1126 2024-7-31 09:56 0 3882
[protel] Proteus8.6 SP2仿真下载 proteu TE Proteus8 gaochy1126 2024-7-31 09:56 0 3215
[protel] proteus报错internal exception:.access violation in module 'UNKNOWN' module Proteus TI gaochy1126 2024-7-31 09:54 0 3647
[protel] Proteus运行故障分析（电源、程序等）故障分析 proteu TE gaochy1126 2024-7-31 09:53 0 3557