FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 1|主题: 14200|帖子: 104294 收藏 (179)

1 ... 111 112 113 114115116 117 118 ... 355 / 355 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] xilinx ise 11.1的license,序列号,*。 XILINX license pc 奔腾2.0 2015-7-14 17:19* 12 6806
[CPLD] ALTERA的CPLD布板问题 altera 电源 zslw 2015-7-14 11:07 0 883
[FPGA] FPGA实战演练逻辑篇49：基本的时序分析理论2 FPGA 时序布线 rousong1989 2015-7-14 10:47 1 555
icecut发来贺电，回复的每人一分（中午已经结贴） ...2 3 ECU ICE icecut 2015-7-14 10:17 58 10504
【开源】FPGA竞赛实战系列套件资料（外挂模块可达10多块） ...2 3 开源 FPGA AC navalguy001 2015-7-11 16:18 46 6203
[FPGA] FPGA实战演练逻辑篇48：基本的时序分析理论1 FPGA PGA 时序 rousong1989 2015-7-9 21:25 0 654
[FPGA] [紧急求助] 这两道题目怎么用PFGA仿真做仿真 AC 821081701 2015-7-9 09:06 0 578
[FPGA] FPGA如何控制8位的DA转换器 FPGA da转换转换器 jytan_yjs11 2015-7-8 18:03 0 1641
[FPGA] FPGA实战演练逻辑篇46：逻辑复制与资源共享 FPGA PGA FPGA设计 rousong1989 2015-7-8 17:54 1 873
[CPLD] 就想用最小的CPLD器件产生个m序列，熟练的兄弟给指导个 CPLD器件 ISP 芯片 zdtdl 2015-7-8 17:52 3 1123
求助。如何编写程序检测10010序列编写随机序列 weiwu0809 2015-7-8 17:51 3 812
[matlab] VHDL设计举例：步进电机控制器程序设计步进电机控制器 VHDL设计 ST yun888 2015-7-8 17:45 1 2941
[FPGA] xilinx或Altear管脚锁定能否同AD9同步 LTE XILINX 管脚 yulib135 2015-7-8 17:42 3 821
[matlab] VHDL设计举例：伪随机数产生器伪随机数 VHDL设计 AN nan678 2015-7-8 16:48 1 4110
[FPGA] FPGA实战演练逻辑篇47：消除组合逻辑的毛刺 FPGA PGA FPGA设计 rousong1989 2015-7-8 10:08 0 707
[FPGA] FPGA资料 FPGA PGA AC 陌路绝途 2015-7-7 21:53 0 604
如何前期分配IO－xilinx-Planahead IO XILINX PlanAhead Backkom80 2015-7-7 15:23 8 2965
用CPLD片子实现个m序列，画的原理图不知道哪里有问题啊原理图 AC zdtdl 2015-7-6 21:11 4 957
[FPGA] 最近在学习altera的cyclone V的soc开发板，有些问题 altera 开发板 SOC kobeshow 2015-7-6 20:47 0 961
[VHDL] 求助~~FPGA如何实现对cameralink数据传输的控制控制 FPGA CameraLink lingxizhiwu 2015-7-5 21:51 8 3839
有没有人注意Libero IDE 9.1与8.x对比有些变化。 IDE Libero 器件 bucker 2015-7-4 18:14 0 687
[FPGA] libero ide里器件不全是怎么回事 IDE Libero 器件 00001liufei 2015-7-4 18:09 4 1106
[FPGA] 谁有vivado的*版啊求分享啊 Vivado vi AD 廊桥拾梦 2015-7-3 22:54* 9 3731
FPGA+双口RAM+PCI9054 FPGA 双口RAM PCI9054 prz1234 2015-7-3 17:29 1 1614
[FPGA] 调用ddr2 ip核时，编译出现的两个问题 DDR ip核编译 z894811350 2015-7-3 14:33 1 1636
[FPGA] FPGA实战演练逻辑篇45：减少关键路径的逻辑等级 FPGA PGA FPGA设计 rousong1989 2015-7-3 12:33 1 910
[verilog] 关于MBI5153的问题 mb verilog 时序 yaorh 2015-7-3 12:24 1 2670
光模块在不插光纤的时候，serdes能接收到其发过来的数据 serdes 光纤光模块 cuianbin 2015-7-3 07:53 2 1728
有做过stm32 和FPGA 用FSMC通讯的么？ STM32 FPGA FSMC cuianbin 2015-7-2 22:35 12 6268
[FPGA] 新手初学习 AN AD 引脚 joelxue_123 2015-7-2 15:42 0 534
输入8位二进制数，怎样转化成0-10V在3位或4位数码管上显示呢？二进制数码管 yuzhexian 2015-7-2 07:57 2 1639
自制Spartan3开发板取得成功开发板 spartan3 PGA lxAPP 2015-7-1 11:29 2 1807
[FPGA] FPGA实战演练逻辑篇44：双向管脚的控制代码 FPGA 代码控制 rousong1989 2015-7-1 10:11 0 522
求指教：如何利用nios II读取SDRAM的存储数据图片 NIOS SDRAM NiosII 后来的我们 2015-6-30 21:33 1 3106
ISE嵌入式设计--单片机模式单片机嵌入式嵌入式设计 gaolou1991 2015-6-29 21:35 2 618
[FPGA] 新人求助schematic 综合的一点问题 schematic ST TE pszcmzcm 2015-6-29 10:57 0 670
[FPGA] FPGA实战演练逻辑篇43：同步以及时钟的设计原则 FPGA PGA 时钟 rousong1989 2015-6-29 09:16 0 650
[FPGA] 关于PAL输出显示的问题 FPGA PGA 信号 3008202060 2015-6-29 09:08 5 2250
[FPGA] 请教一个RapidIO消息传输的问题 RapidIO TE ge lz_1990 2015-6-28 20:56 1 997
[FPGA] XC6SLX45 隔离输入时钟失锁不恢复隔离时钟 LVDS chl194 2015-6-28 13:46 0 857