FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14355|帖子: 104807

1 ... 139 140 141 142143144 145 146 ... 359 / 359 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] 请教个问题Lattice的GAL16LV8D-5LJ如何烧录程序 lattice 烧录仿真 andorr 2014-3-17 23:19 14 2255
[matlab] ise中如何约束clk到非时钟pin pi 时钟 se huangxz 2014-3-17 19:12 17 6285
[Quartus] Quartusii12.1调用ModelSim-Altera altera modelsim hkdzzy 2014-3-17 14:47 5 2162
[FPGA] 求教，本人想买一个FPGA开发板学习，求前辈推荐 FPGA开发板开发工具 yhsy1002 2014-3-17 14:44 1 1398
[FPGA] 在ALTERA上调试的DDR2，local_init_done 一直为低电平 altera 电平调试阁下你好 2014-3-15 09:46 1 2570
[FPGA] 提问仿真时outs和hex没有信号仿真信号 Input 关耳008 2014-3-14 19:24 7 1599
请教IP问题 ip TI IO wolfskin 2014-3-14 13:51 2 1659
[Quartus] OFDM程序编译报错编译 ST daixi520 2014-3-13 17:18 0 1714
[FPGA] MoSys Bandwidth Engine 2 和 Xilinx Kintex UltraScale 实现15.625Gbps通信 Bandwidth TE UltraScale 技术达人 2014-3-13 14:31 0 1586
rocketio 出现Running disparity错误 ISP RocketIO ni gao4306629 2014-3-13 14:18 6 1990
[FPGA] 关于FPGA和DSP的速度。 DSP FPGA hz machairodus 2014-3-13 10:09 2 1663
[VHDL] ise13.4只能进行功能仿真么？功能仿真 se XILINX machairodus 2014-3-12 23:50 3 1550
[FPGA] Xilinx最新参考设计为客户提供业界唯一4x100G OTN转发器 XILINX otn 参考设计 jameswangchip 2014-3-12 22:02 0 1547
[FPGA] 关于ALTERA DDR2IP 的local_ready!!! altera DDR dyt3020 2014-3-12 19:52 1 1888
[FPGA] 赛灵思：FPGA市场三十有成 FPGA 赛灵思编程 jameswangchip 2014-3-12 17:36 1 1264
FIFO仿真为何不对 FIFO 仿真信号 entepino 2014-3-12 12:08 5 1299
[FPGA] 关于Vivado时OpenTarget的一个报错。 pen Vivado target 雪夜虫子 2014-3-12 10:28 7 2604
Cyclone 有三态IO吗？ cyclone IO edge qiantuo1234 2014-3-12 08:12 3 1903
分享几篇FPGA入门教程，希望对初学者有帮助 FPGA PGA AC 51FPGA 2014-3-11 23:57 14 2869
请教高手，使用FPGA扩展F2812并口应用的问题 FPGA F2812 DSP chaiwq2003 2014-3-11 23:54 8 7815
[FPGA] 找合作，HDMI【DVI】信号缩小 HDMI vi 信号赵渊 2014-3-11 23:50 1 1303
基于FPGA的交流电测量仪的设计电测量测量仪 FPGA xuehua230 2014-3-11 23:50 5 3226
[FPGA] 准备上cy5 SoC了，有北京的朋友没 SOC 工业级 highend 2014-3-11 23:49 4 1505
[FPGA] 新书《深入理解Altera FPGA 应用设计》出版倒计时 altera FPGA coyoo 2014-3-11 23:45 7 2062
[FPGA] Virtex-6的旁路电容和去耦电容。 virtex-6 去耦电容 AC azzzztec 2014-3-11 23:37 3 2101
[verilog] 如图所示，这种情况怎么完成16位数据的写？二进制时序 zhpg009 2014-3-11 10:59 5 1592
[FPGA] 求一份基于FPGA的出租车计价器毕业论文谢谢啦出租车计价器 FPGA 电机驱动模块 Death格雷尔 2014-3-8 09:48 3 1714
[Quartus] NIOS 调试问题调试 NIOS ip TA说他是 2014-3-7 23:09 4 1877
[FPGA] Xilinx 客户全定制工程创建办法 XILINX 技术达人 2014-3-7 16:16 0 1083
FPGA 程序时好时坏，求原因ORZ FPGA 噪声 Chip shine_hh 2014-3-7 12:22 2 1151
[FPGA] xilinx spartan6做一个摄像头显示的问题 XILINX 摄像头 spartan6 zsuhh 2014-3-7 08:36 2 1248
[FPGA] quartus ii编译完后提示的警告数量和下面显示的警告数量不同 UART 编译吟游 2014-3-7 08:24 1 1212
各位大神，请教CH372设置工作方式的问题 USB se 触发 pangning7085 2014-3-7 00:59 8 2782
[verilog] 对一个有32位的reg变量赋值，每次只赋一位怎么实现？ record Wire ST 吟游 2014-3-6 21:07 5 5340
[verilog] 写法不同综合出的结果有什么差异 DSP INA rc xins_n 2014-3-6 18:48 2 1749
[FPGA] 帮我看一下下面的代码什么意思啊谢啦代码 ST 信号 Death格雷尔 2014-3-6 15:45 0 1353
[VHDL] 关于fpga里面的ram读写 FPGA PGA 痴小吃 2014-3-6 14:20 3 2059
载波载波 fpga_行者 2014-3-6 00:11 1 1167
[FPGA] SD卡读取实验，关于利用RS232将FIFO中数据串行读出的问题 FIFO rs232 SD卡 boshen 2014-3-6 00:10 4 2566
[FPGA] 如何用verilog实现时钟的相位延迟？ verilog 时钟相位技术达人 2014-3-6 00:08 2 4903