今日: 3|主题: 14265|帖子: 104563 收藏 (180)
[Quartus] 赛灵思Virtex-6和Spartan-6 FPGA系列
2012-5-11 15:30 2 2598
LVDS收发问题请教
2012-5-11 14:08 6 3272
推动“可编程技术势在必行”之趋势
2012-5-11 13:27 5 1934
Avalon 时钟是总有还是读写的时候才有呀?
2012-5-11 11:46 3 1993
FPGA实现高速ADC控制的问题
2012-5-11 11:37 5 2840
求FPGA关于图像处理方面的资料,谢谢
2012-5-11 07:01 0 1474
基于FPGA的三相PWM发生器 attachment
2012-5-10 21:13 8 2799
可编程技术势在必行
2012-5-10 21:11 1 1947
[Quartus] 赛灵思推出Spartan-6 FPGA系列
2012-5-10 20:48 1 1905
ISE 设计套件 11.1 问答2
2012-5-10 20:43 1 2188
[verilog] 赛灵思增强型实时视频引擎 加速新一代视频处理设备的投产
2012-5-10 16:23 2 2028
基于FPGA平台的工业电机最大效率实现
2012-5-10 16:12 4 2123
时序仿真正确而功能仿真不对是为什么
2012-5-10 13:06 0 1586
xilinx fpga多余IO的处理
2012-5-10 10:00 12 4702
[matlab] ISE14.1
2012-5-10 09:01 0 2844
[请教]DRC检查报错的问题
2012-5-10 08:39 9 2542
基于Xilinx FPGA的千兆以太网及E1信号的光纤传输
2012-5-9 22:09 1 2037
SOPC技术流行了没?是否取代FPGA+DSP 结构
2012-5-9 17:46 1 2048
用快时钟边沿触发的状态机,检测另一个边沿触发的慢信号
2012-5-9 17:16 6 3138
【FPGA设计实例】基于FPGA的图形液晶显示面板应用 attach_img
2012-5-9 16:22 6 2400
FPGA芯片价格
2012-5-9 15:52 9 4780
[matlab] 使用赛灵思FPGA实现位与周期准确的浮点DSP算法
2012-5-9 14:09 14 2837
[CPLD] 求助,SPARTAN 3E+AT45DB041D启动问题
2012-5-9 13:19 7 2482
门级仿真timing model的问题
2012-5-9 09:26 0 2492
请教几个PCI Express和DMA的问题。求高手赐教。
2012-5-8 19:51 11 3391
投票 大家对赛灵思的新产品Vivado了解吗?
2012-5-8 17:59 18 2973
fpga很有价值的27教程 attachment
2012-5-8 11:27 6 2070
关于xilinx pci 32bit总线的IP核
2012-5-8 09:50 16 6319
下载FPGA的方式
2012-5-7 22:47 1 1599
基于DSP+CPLD的有源电力滤波器控制系统的设计 attachment
2012-5-7 21:20 0 1734
基于FPGA一种OFDM的实现 attachment
2012-5-7 17:26 9 2190
基于多种EDA工具的FPGA设计
2012-5-7 16:29 15 2950
[Quartus] 大家好,请问mic这个IP核是免费的吗
2012-5-7 10:55 2 2400
ModelSim进行功能仿真出现的这个错误是为什么
2012-5-7 10:04 0 2124
[matlab] 求助:驱动中ioremap地址映射问题
2012-5-7 09:19 7 2872
数模转换芯片问题
2012-5-6 14:32 7 2851
最低功耗,最小封装,防**CPLD/FPGA产品选型手册 attachment
2012-5-5 14:18 4 4531
时钟电平请教 attach_img
2012-5-4 23:46 12 3191
新手求助:已发表论文中的程序不能编译成功
2012-5-4 23:45 2 2210
北大verilog课件!内部资料 attachment
2012-5-4 23:10 12 2694
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则