FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14263|帖子: 104558 收藏 (180)

1 ... 301 302 303 304305306 307 308 ... 357 / 357 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[modelsim] 新开发的Spartan-6和Virtex-6套件 virtex-6 Spartan-6 DSP twhd888 2011-8-31 13:47 0 2067
赛灵思电子展有消费视频最新版洛电子赛灵思 PGA twhd888 2011-8-31 13:46 0 1826
赛灵思电子展发布常见问题电子赛灵思 FPGA twhd888 2011-8-31 13:40 0 2173
[Quartus] Spartan-6的视频套件有最新版洛 Spartan-6 赛灵思 PGA twhd888 2011-8-31 13:39 0 1854
赛灵思收买美国AutoESL设计赛灵思 pi top 尔不知11 2011-8-31 13:36 0 2188
赛灵思和Synopsys联手推出业界首部开拓办法手册 Synopsys 赛灵思 FPGA 尔不知11 2011-8-31 13:34 0 1794
[matlab] 赛灵思ISE13设计套件问世啦！ se 赛灵思 ip 尔不知11 2011-8-31 13:34 0 1932
赛灵思全球首发28nm 赛灵思 TE FPGA 尔不知11 2011-8-31 13:32 0 1772
分析得出赛灵思将领先于Altera altera 赛灵思 AN 小闪led 2011-8-31 13:31 0 2233
赛灵思收购Sarance公司 AN 赛灵思 SAR 小闪led 2011-8-31 13:30 2 2638
Virtex-7致力于推动最高带宽系统高带宽 virtex FPGA 小闪led 2011-8-31 09:55 0 2384
竞赛怎么表现特色硬件大赛开源小闪led 2011-8-31 09:54 0 2030
Zynq-7000 EPP开启的新时代 Zynq-7000 器件 TE 小闪led 2011-8-31 09:47 0 2415
赛灵思创最新NI CompactRIO系统 CompactRIO ni 赛灵思小闪led 2011-8-31 09:47 0 2278
赛灵思颁发LabVIEW FPGA创新奖 FPGA 赛灵思 Labview 小闪led 2011-8-31 09:46 0 2424
赛灵思强化市场竞争欲赛灵思 FPGA PGA 小闪led 2011-8-31 09:46 0 1927
晶体管技术已临瓶颈晶体管低功耗赛灵思小闪led 2011-8-31 09:41 0 1768
CPCIe开发板开发板 PCIe CPCIE 2011-8-30 21:46 0 2000
[matlab] sysgen点generation长时间完不成 generation MATLA ni guo253 2011-8-30 21:24 3 2542
[matlab] 版主们请帮忙：如何解读xst综合报告 ST dc AC edacsoft 2011-8-30 21:19 7 3064
一个51的核占用多少个宏单元？保守估计 Windmill_CN 2011-8-30 16:40 2 1713
FPGA创新工艺和架构大幅改善功耗、性能和成本问题 FPGA TE TI AutoESL 2011-8-30 14:09 3 2353
GAL16V8 程序相关问题芯片引脚 jfk4854366 2011-8-30 12:36 0 1892
如何知道谁能给好好解释下非阻塞赋值和阻塞赋值呢？ ...2 阻塞阻塞赋值星星之火红 2011-8-29 17:39 28 5812
华清远见 bootloader课程资料 ...2 Bootloader 华清远见 AC jie4567 2011-8-29 10:54 38 6815
[CPLD] 求助！！关于xlinx的开发板spartan—3e start kit Xlinx 开发板 spartan lzc_ed88 2011-8-29 09:23 2 3046
[matlab] DDR的读写函数！函数读写 DDR 274643473 2011-8-29 06:50 7 3679
求助 FPGA PGA 游荡精灵 2011-8-28 07:37 10 2380
CadSoft EAGLE---PCB/原理图设计软件 PCB ADS 软件 Ebestfan 2011-8-27 10:50 0 2614
请教FPGA控制MAX197 FPGA max197 控制桂电蜗牛 2011-8-26 23:07 2 2693
Verilog 编写时序遇到的问题，高手帮忙 verilog 时序编写 laozhao1984 2011-8-26 23:04 7 2664
[matlab] ISE EDK 编译的怪问题！（经过一天奋战，终于解决...） ...2 se 编译 RS avonhu 2011-8-26 21:33 31 13922
[matlab] Essential FIR filter implementation in Xilinx FPGAs FIR XILINX Implementation AutoESL 2011-8-26 15:50 2 2811
ARM的GPIO口能直接IOVCC吗？ ARM GPIO ov hys0401 2011-8-26 08:34 1 3857
FPGA设计者的必备基本功(zz) FPGA设计仿真 HDL AutoESL 2011-8-26 07:15 18 3274
FPGA双向I/O口问题 FPGA PGA I/O 桂电蜗牛 2011-8-25 21:33 4 2950
[FPGA] 红色飓风二代xilinx板的sdram使用问题 ...2 SDRAM XILINX altera yongliw 2011-8-25 17:08 22 6106
大家知道的引脚最少最简单的PLD是哪种呢？ PLD 引脚 altera catiya 2011-8-25 15:47 14 6975
关于数据对齐 channel AN ce hjjnet 2011-8-25 07:08 12 3476
SYSTEMCTM C WITH VISUAL ELITE visual SystemC elite hjjnet 2011-8-25 06:52 2 2302