今日: 8|主题: 14252|帖子: 104483 收藏 (180)
[FPGA] 玩转Zynq连载16——Ubuntu16.04 64bit安装 attach_img
2019-12-19 11:09 0 744
[FPGA] 玩转Zynq连载15——使用GIT进行工程备份和版本管理7 attach_img
2019-12-18 22:10 0 759
[FPGA] 玩转Zynq连载14——使用GIT进行工程备份和版本管理6 attach_img
2019-12-17 11:01 0 706
[FPGA] 玩转Zynq连载13——使用GIT进行工程备份和版本管理5 attach_img
2019-12-16 10:02 0 647
[FPGA] 玩转Zynq连载12——使用GIT进行工程备份和版本管理4 attach_img
2019-12-13 12:34 0 658
[FPGA] 最原汁原味的FPGA的底层结构CLB总结(第一弹)
2019-12-13 10:54 0 980
[FPGA] 玩转Zynq连载11——使用GIT进行工程备份和版本管理3 attach_img
2019-12-12 17:05 0 693
[FPGA] 玩转Zynq连载10——使用GIT进行工程备份和版本管理2 attach_img
2019-12-11 10:02 0 586
[FPGA] 玩转Zynq连载9——使用GIT进行工程备份和版本管理1 attach_img
2019-12-10 15:46 0 526
[FPGA] 玩转Zynq连载8——Ubuntu下安装linux交叉编译器 attach_img
2019-12-9 10:51 0 872
[FPGA] 玩转Zynq连载5——基于Vivado的在线板级调试概述 attach_img
2019-12-4 13:44 0 893
[Quartus] 请问一下各位大佬帮帮忙 新人帖
2019-11-30 20:36 0 750
[FPGA] 基于FPGA和DHT11的温湿度采集系统
2019-11-17 17:20 0 679
[FPGA] jlink调试
2019-11-7 11:29 0 814
[FPGA] RISCV的jtag调试
2019-10-30 21:52 0 933
[Quartus] signaltap 新人帖
2019-10-23 14:22 0 552
[FPGA] 请教目前可以进行开发的8K CMOS有那些? 新人帖
2019-10-22 11:06 0 564
[FPGA] 求大神指导芯片烧铝条
2019-10-21 10:09 0 671
[FPGA] ALTEA MAX10 36-WLCSP 的PCB封装哪位有?
2019-10-10 16:12 0 765
[VHDL] VHDL语言中字符串不定态位如何表示
2019-10-8 11:37 0 733
[FPGA] fpga是什么意思(fpga怎么用) attachment
2019-9-26 10:39 0 961
谢谢 新人帖
2019-9-23 21:10 0 423
[FPGA] FPGA是什么? attachment
2019-9-23 11:11 0 549
debussy modelsim联合仿真问题求助,请大家帮下忙,谢谢了
2019-9-20 17:33 0 657
[FPGA] 虚拟接口联盟
2019-9-14 17:35 0 436
[CPLD] 如何把赛普拉斯 cy37128 jed程序移植到cy37256? 新人帖
2019-9-11 13:27 0 622
[FPGA] 高云开发板DK-START-GW1N1开发板产品详细使用教程 attachment
2019-9-10 17:27 0 750
台系单片机远翔飞凌单片机mcu规格书 feeling attach_img
2019-9-9 16:09 0 1270
zynq中osdIP的使用 attach_img
2019-9-4 11:17 0 684
[CPLD] CPLD的10倍频程序,并进行功能仿真 attach_img
2019-9-3 23:21 0 882
[FPGA] 莱迪思电子元件FPGA芯片ECP3系列使用说明
2019-9-2 17:12 0 572
[VHDL] FPGA万年历VHDL语言:能实现时分秒年月日及闰年判断,整点... attach_img
2019-8-31 18:10 0 936
[FPGA] 篮球倒计时 案例 attachment
2019-8-31 17:57 0 542
[FPGA] 基于EP2C8Q208C8芯片的LCD显示频率计程序 attach_img
2019-8-31 17:56 0 577
[verilog] 等精度数字频率计的Verilog源码 attach_img
2019-8-31 17:47 0 821
[Quartus] 基于QUATEUS2的设计一个8位频率计:Verilog语言编程 attach_img
2019-8-31 17:42 0 651
[verilog] 自动售货机 Verilog 语言 状态机 FPGA 源代码 论文完整程序及... attach_img
2024-9-26 11:23 1 10366
[VHDL] FPGA开发实例之用VHDL设计七人表决器 attach_img
2019-8-30 00:42 0 712
[FPGA] 《基于FPGA的数字频率计》的毕业设计资料合集(含大量毕... attachment
2019-8-29 10:02 0 752
[VHDL] 《用VHDL实现抢答器设计》的毕业设计资料合集(含大量毕... attachment
2019-8-29 10:00 0 672
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则