收藏本版 |订阅

今日: 0|主题: 14376|帖子: 104892

[verilog] Verilog 2001相关
2013-10-18 16:44 0 1557
有谁做过赛灵思k7的Slave Serial Configuration的配置模式么?
2013-10-17 13:54 0 1515
[FPGA] sopc时钟注册中断函数怎么有个警告:函数隐含定义 attach_img
2013-10-16 07:18 0 1118
promgen.exe这个有谁有么
2013-10-15 17:26 0 1751
marvell 88SE92xx SATA 6Gb/s Host Controllers
2013-10-15 15:29 0 1984
[FPGA] 下载程序到EPCS64中报错问题求解
2013-10-13 16:44 0 2020
system Generator 的MCode模块可以使用复数计算吗?
2013-10-10 15:02 0 1335
[FPGA] 如何对各个子模块进行编译
2013-10-9 11:04 0 1134
[verilog] please use verilog to implement the programmable _nT_pulse function
2013-10-9 09:51 0 1949
[FPGA] FPGA和FT245之间的传输速率是多少
2013-10-5 23:36 0 1790
用FPGA做数字滤波器
2013-9-25 21:11 0 1499
altera 器件库
2013-9-24 13:03 0 2589
HD video完全相容于ALTERA Cyclone 3 的开发环境
2013-9-24 10:37 0 1394
[FPGA] 高清Full HD FIFO DRAM的工作原理介绍
2013-9-24 10:35 0 1708
测试12
2013-9-23 23:43 0 1687
[FPGA] 技术资料
2013-9-23 12:46 0 1395
Xilinx与生态伙伴启动All Programmable抽象化计划
2013-9-21 19:21 0 2358
测试10
2013-9-21 19:16 0 1725
测试9
2013-9-20 19:55 0 904
测试8
2013-9-19 22:58 0 706
测试7
2013-9-19 22:57 0 902
测试6
2013-9-19 22:57 0 779
测试5
2013-9-18 21:16 0 802
视频: 【IPCE 2013】在Zynq平台运行SoftPLC方案
2013-9-18 21:08 0 1334
视频: 【IPCE 2013】如何使用XILINX方案提高马达控制驱动性能
2013-9-18 21:07 0 1139
视频: 基于Zynq的螺旋马达演示
2013-9-18 21:04 0 1016
测试3
2013-9-18 21:02 0 683
测试2
2013-9-18 21:01 0 719
中文视频-Xilinx 7系列串行收发器的RX 抖动裕量分析演示
2013-9-17 21:05 0 1316
测试1
2013-9-17 21:02 0 653
测试0
2013-9-17 21:02 0 954
视频: 如何创建和使用Vivado XDC 宏
2013-9-17 21:02 0 1087
视频: 如何使用赛灵思功耗估算器(XPE)
2013-9-17 20:59 0 1051
视频: 如何使用Vivado综合工具里的编译单元
2013-9-17 20:58 0 989
视频: 在Vivado中如何分析器件资源统计表
2013-9-17 20:56 0 1302
[FPGA] 推荐一款DDR3芯片,16位的, 最好是2Gb的谢谢了
2013-9-15 17:47 0 1925
[FPGA] 多个信号驱动双向口
2013-9-14 23:24 0 1287
[FPGA] NANDFLASH读写中R/B#信号的变化
2013-9-11 15:57 0 1609
测试11
2013-9-10 18:10 0 880
测试9
2013-9-10 18:03 0 766
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部