今日: 1|主题: 14261|帖子: 104552 收藏 (180)
[VHDL] 基于赛灵思Virtex-5的并行相关实时时差估计器设计与实现
2011-11-10 07:09 0 2067
基于赛灵思FPGA的高速图像采集系统中的应用设计
2011-11-10 07:08 0 1746
[verilog] 通过赛灵思Virtex-7 产品系列以及高级综合实现TeraFLOP 性能
2011-11-9 20:19 0 2117
可重配置系统使用大型FPGA计算域
2011-11-9 07:28 0 1764
为软件工 程师揭开FPGA的神秘面纱
2011-11-9 07:27 0 1698
基于赛灵思FPGA软核的高速数据采集系统设计
2011-11-9 07:26 0 2470
基于赛灵思Microblaze软核FSL总线的门光子计数器设计与实现
2011-11-9 07:25 0 2099
FPGA应用高潮到来,赛灵思加速中国智造
2011-11-8 20:02 0 2301
[Quartus] 利用赛灵思FPGA 轻松应对内窥镜系统架构挑战
2011-11-8 19:57 0 2284
关于例化引用问题,求助
2011-11-8 15:19 0 1662
[Quartus] 赛灵思Virtex-6/Spartan-6 FPGA DSP平台介绍 attachment
2011-11-8 13:28 0 1979
[Quartus] 基于赛灵思Spartan-6 的智能驱动控制系统可扩展设计方案
2011-11-8 13:26 0 2441
[Quartus] 赛灵思Spartan-6 LX9 MicroBoard 开发板启动指南 attachment
2011-11-8 13:24 0 2038
[Quartus] Micro/sys采用赛灵思Spartan-6 FPGA
2011-11-8 13:13 0 2110
找人做FPGA代码的升级- 好报酬
2011-11-5 10:59 0 2357
一个CPLD引脚可以带几个门?
2011-11-3 12:14 0 1767
使能时钟
2011-10-31 13:34 0 2200
xilkernel 操作系统
2011-10-31 10:16 0 2592
nios使用的问题
2011-10-26 13:34 0 1685
求LWIP的一些参考代码
2011-10-24 15:46 0 2131
求助!CPLD接线方法
2011-10-22 20:46 0 2172
2.5D FPGA 你了解有多少呀?
2011-10-21 10:03 0 1617
求nios11.0还用教程
2011-10-20 22:01 0 1955
nios系统调试时 verily failed的问题,请大家帮忙
2011-10-18 17:05 0 2838
求助 关于fifowraddr'high
2011-10-18 08:52 0 1764
八位流水线乘法器
2011-10-17 11:13 0 1976
声卡时钟要不要接缓冲(74ls244)?
2011-10-16 12:33 0 3271
最便宜的FPGA开发板 xilinx xc3s400
2011-10-14 11:14 0 2850
谈谈VHDL书籍,发点牢骚
2011-10-13 15:13 0 2141
赛灵思工具及IP 更新信息
2011-10-12 12:38 0 1554
赛灵思Virtex-7 产品系列以及高级综合实现TeraFLOP 性能 attachment
2011-10-11 07:21 0 1793
ISE 12中Xilinx FPGA的部分重配置 attachment
2011-10-11 07:19 0 1929
赛灵思28nm 7系列FPGA的混合信号解决方案详解 attachment
2011-10-11 07:18 0 1947
ISE测试的问题
2011-10-10 19:39 0 1553
堆叠硅片互联技术生产的 FPGA主要针对那些人群?
2011-10-10 07:29 0 1811
客户不能简单地把两个或更多 FPGA 连接起来实现大规模设计
2011-10-10 07:29 0 1781
2010,赛灵思特别给力的一年!
2011-10-10 07:24 0 1537
谈谈赛灵思对FPGA质量的理解--偶然看到的 转过来了
2011-10-10 07:23 0 2089
关于赛灵思的平台战略
2011-10-10 07:21 0 1698
关于面向赛灵思 FPGA 的 AutoPilot 高级综合工具
2011-10-10 07:20 0 2008
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则