今日: 0|主题: 14224|帖子: 104388 收藏 (179)
[verilog] 支持下一代高带宽系统
2011-8-8 11:35 0 2792
[matlab] planahead与ISE是什么关系?(zz)
2011-8-7 18:47 0 2492
FPGA最小系统设计
2011-8-6 16:58 0 1905
欢迎参加Altera&至芯科技FPGA免费技术沙龙
2011-8-4 13:00 0 1671
关于quartus的board trace model设置
2011-7-25 15:14 0 3618
pci系列设计应用 attachment
2011-7-25 14:01 0 1278
关于FPGA的FIFO宏功能模块的问题
2011-7-24 10:29 0 2401
Xilinx FPGA的功耗优化设计(zz)
2011-7-23 21:55 0 1958
Xilinx与Altera FPGA比较系列之一 逻辑资源速度(1)
2011-7-23 21:40 0 2596
sopc的 ip核怎么用?下载了怎么导入? attach_img
2011-7-22 14:48 0 2192
sitime全硅MEMS振荡器与石英晶振对比
2011-7-21 10:24 0 2082
RS485总线应用与选型指南
2011-7-21 10:22 0 2750
基于Verilog的VGA驱动设计(二)VGA硬件结构
2011-7-18 21:56 0 3227
PLD/FPGA 结构与原理初步(二)
2011-7-18 21:50 0 1651
Error: CONF_DONE pin failed to go high in device 1 attach_img
2011-7-14 14:04 0 3907
问:关于如何读菊花链中ALtera cpld?
2011-7-13 12:35 0 2627
至芯科技 FPGA工程师就业培训班部分学员就业信息
2011-7-12 04:55 0 1878
关于仿真出现的问题 attach_img
2011-7-8 20:30 0 1897
可变分频器(LED显示)
2011-7-6 21:28 0 1921
顶层调用同样的模块,有些无误码有些却有误码
2011-7-2 19:48 0 1888
基于FPGA的芯片设计及其应用(分享)
2011-6-29 16:52 0 1981
Three Phase Motor Controller attachment
2011-6-27 11:32 0 1745
motor controller attachment
2011-6-27 11:31 0 1816
xilinx 显示控制 attachment
2011-6-24 15:43 0 1684
求救
2011-6-17 21:23 0 2067
求CPLD芯片 attach_img
2011-6-16 10:10 0 2073
【Altera产品介绍】 attach_img
2011-6-15 10:40 0 1679
【FPGA入门】FPGA与CPLD的区别
2011-6-14 14:00 0 2214
北京至芯FPGA培训学院FPGA视频教程分享
2011-6-12 06:22 0 2160
【资料下载】采用Stratix V精度可调DSP模块实现高性能DSP应用 attachment
2011-6-8 09:49 0 1544
做视频的进来下
2011-6-6 15:51 0 1965
XILINX终于集成模拟ADC了7系列的AMS 
2011-5-31 11:47 0 1981
。。。
2011-5-30 10:16 0 1844
使用retiming提高FPGA性能 attachment
2011-5-30 09:15 0 2634
设计异步多时钟系统的综合以及描述技巧 attachment
2011-5-30 09:12 0 1949
紧急求助:关于DSP Builder 9.1的**问题
2011-5-27 14:50 0 2765
提高电子系统设计自动化的一种方法
2011-5-23 22:59 0 1983
采用DSP、PLD和ASIC实现多速滤波器设计的比较
2011-5-21 00:41 0 1943
EasyFPGA060 编程文件
2011-5-20 09:19 0 2069
如何使数据以帧格式输出
2011-5-19 16:23 0 1726
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则