收藏本版 |订阅

今日: 0|主题: 14412|帖子: 104958

[FPGA] kintex7实现ddr2接口,用户接口这块没有burst length设置吗??
2014-1-12 23:48 0 1777
[FPGA] 程序只做微小的改动,如何才能最快把程序下载到芯片中
2014-1-12 22:06 0 1229
xilinx ise的使用问题
2014-1-12 12:35 0 1257
[FPGA] IP核占用资源问题
2014-1-10 15:58 0 1250
[FPGA] PLC和DCS及FCS的关系及要点 attachment
2014-1-10 14:09 0 1511
求助
2014-1-9 22:34 0 1165
[FPGA] 出个题给大家!!~~
2014-1-9 20:42 0 1189
[FPGA] Xilinx Spartan6程序下载的问题
2014-1-9 19:26 0 1467
[FPGA] 单片机引脚介绍 attachment
2014-1-9 14:09 0 1175
system generator的环境变量怎么设置
2014-1-9 11:51 0 1276
请问硬件设计如何考虑加密?
2014-1-7 19:49 0 1232
[FPGA] 推荐单片机学习方案 attachment
2014-1-7 15:38 0 1326
[FPGA] 了解一下赛灵思ZYNQ平台--威视锐SNOWLeo开发平台
2014-1-7 10:03 0 2545
JPEG
2014-1-6 18:37 0 1209
[FPGA] nexys 3开发板怎么讲程序下载到SPI flash里面 attach_img
2014-1-6 13:48 0 1672
[FPGA] 关于修改 用EDK已经建立好工程的中的模块
2014-1-3 22:16 0 1194
求:基于Altera FPGA的OFDM源代码
2014-1-3 16:41 0 1441
[FPGA] 求助FPGA选型
2014-1-3 11:03 0 1162
[FPGA] [求助] 如何设计dcm产生sdram时钟
2014-1-2 17:10 0 1377
[FPGA] 单片机的入门 attachment
2014-1-2 15:15 0 1195
[FPGA] 求助:ISE13.4 impact正常;ISE14.3,ISE14.4 impact 错误
2013-12-31 10:45 0 3605
求大神推荐一款支持两个差分接口的cpld,差分lvds
2013-12-31 09:19 0 1528
[FPGA] edk实验lab6中打不开chipscope_plbv46_iba_0.cdc
2013-12-28 17:09 0 1637
[FPGA] ALTERA PLL的异步复位同步释放讨论
2013-12-25 16:53 0 2684
[FPGA] PLL级联的问题
2013-12-24 21:40 0 2031
[FPGA] xilinx的fifo核
2013-12-24 16:53 0 1415
CPLD应用
2013-12-23 19:46 0 1153
[FPGA] 【博文分享】Vivado高效设计案例分享大赛---轻松创建自己的IP
2013-12-23 16:24 0 2543
[verilog] 新人求教,,怎么考虑用高斯消元得到一个下三角矩阵
2013-12-23 10:32 0 1473
[FPGA] 如何实现DSP软核嵌入FPGA
2013-12-22 16:17 0 1680
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部