本版专家: gaochy1126
收藏本版 |订阅

今日: 0|主题: 7825|帖子: 43894

[FPGA] Verilog语法入门 attach_img
2022-3-31 23:15 0 3673
[FPGA] quartusii各种仿真概念
2022-3-31 23:12 0 3415
[FPGA] Quartus II辅助工具_RTL Viewer使用方法 attach_img
2022-3-31 23:04 0 7014
[FPGA] FPGA(UART)
2022-3-31 22:52 0 2750
[cadence] 原理图绘制 新人帖
2022-3-10 14:57 0 2499
[Verilog HDL] verilog中assign和always@(*)的区别和值得注意
2022-2-27 18:11 0 2953
[Verilog HDL] Verilog的几个简单语法
2022-2-27 18:10 0 3030
使用assign还是always
2022-2-27 18:04 0 3006
[Verilog HDL] Verilog指令_assign用法
2022-2-27 18:04 0 3077
[Quartus] Quartus II的管脚分配
2022-2-27 15:33 0 4118
[Quartus] Quartus II自动添加管脚分配 attach_img
2022-2-27 15:32 0 3126
[FPGA] Quartus工程建立 attachment
2022-2-27 15:27 0 2982
[FPGA] Quartus.II调用ModelSim仿真实例 attachment
2022-2-27 15:26 0 2654
[Quartus] LogicLock逻辑锁定工具使用技巧 attach_img
2022-2-27 15:07 0 2410
[FPGA] 基于FPGA的FFT算法硬件实现 attach_img
2022-2-27 15:04 0 2782
[FPGA] Quartus II软件基础介绍 attach_img
2022-2-27 15:02 0 3197
[FPGA] Quartus II添加器件库方法 attach_img
2022-2-27 15:00 0 3956
KiCAD之输出生产文件 新人帖 attach_img
2022-2-21 14:27 0 4598
robei EDA工具
2022-2-14 08:42 0 3250
[FPGA] 7天搞定FPGA-Robei与Xilinx 实战教材 新人帖
2022-2-11 22:42 0 3162
[ISE] VIVADO约束向导
2022-1-30 16:49 0 2967
[ISE] VIVADO CORDIC IP核
2022-1-30 16:48 0 4016
[ISE] VIVADO抓取信号
2022-1-30 16:47 0 3717
[ISE] 提升Vivado编译速度
2022-1-30 16:38 0 2778
[FPGA] FPGA的基本工作原理 Xilinx和Altera对比 attach_img
2022-1-27 22:15 0 2851
[FPGA] Altera的FPGA的AS、PS和Jtag配置模式的区别
2022-1-27 22:14 0 2730
[cadence] Orcad PSpice教程 attachment
2022-1-27 21:19 0 3059
[cadence] 不用重新走线快速修改差分线参数的方法
2022-1-23 15:34 0 3327
[FPGA] vivado三种常用IP核的调用 attach_img
2021-12-31 19:21 0 2697
[FPGA] 解决ubuntu16.04中vivado Docnav无法打开的问题
2021-12-31 19:20 0 4494
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部