本版专家: gaochy1126
今日: 0|主题: 7664|帖子: 42694 收藏 (42)
[Verilog HDL] Verilog语言中的系统任务和系统函数
2024-9-28 16:02 0 4652
[Verilog HDL] 编译预处理
2024-9-28 16:02 0 4674
任务和函数的对比和总结
2024-9-28 16:01 0 4698
[Verilog HDL] 综合语法
2024-9-28 16:01 0 4699
[Verilog HDL] Verilog学习经验分享
2024-9-28 16:00 0 4614
[Verilog HDL] Verilog HDL
2024-9-28 15:59 0 4560
.BD1格式的pcb文件如何转换成主流EDA软件PCB格式 新人帖
2024-9-25 09:31 0 6394
15分钟学会FPC软板设计 attach_img
2024-8-7 20:34 0 6404
[protel] 国内市场上一些主流EDA软件功能与性能综合对比 attach_img
2024-8-2 16:04 0 7246
[protel] Proteus 电源设置
2024-7-31 09:56 0 8219
[protel] Proteus8.6 SP2仿真下载 attach_img
2024-7-31 09:56 0 6407
[protel] proteus报错internal exception:.access violation in module 'UNKNOWN'
2024-7-31 09:54 0 7409
[protel] Proteus运行故障分析(电源、程序等)
2024-7-31 09:53 0 7176
[multisim] proteus报错如何解决
2024-7-31 09:52 0 7061
裕兴木兰多物理仿真软件 新人帖
2024-7-9 12:19 0 6870
[multisim] 求推荐 Altium designer 21--24 能汉化全的版本 attach_img
2024-5-25 11:24 0 8898
有人用过国产为昕EDA吗?
2024-4-28 14:21 0 9263
[protel] TARGET3001!进阶篇—— Discover体验版本开放下载 attach_img
2024-4-24 10:10 0 9211
[protel] TARGET3001!实用篇-如何将Altium文件导入到TARGET中 attach_img
2024-4-12 15:38 0 9897
[protel] 如何使用TARGET3001!做四层电路板(附:操作步骤) attach_img
2024-3-13 10:17 0 10530
OrCAD pspice模拟结果明显错误,什么情况。 attach_img
2024-3-10 21:54 0 10254
[protel] 如何使用TARGET3001!做四层电路板(附:操作步骤) attach_img
2024-3-5 10:10 0 10435
[protel] TARGET3001!用法篇-如何将Altium文件导入到TARGET中 attach_img
2024-2-22 14:25 0 10480
[Allegro] 请问ALLEGRO如何?谢谢 attach_img
2024-2-18 15:01 0 10621
[Verilog HDL] 有限状态机
2024-1-29 21:59 0 12213
[protel] 串口调试工具 attachment
2024-1-29 21:58 0 10947
[protel] CC2530+CC2592远距离模块资料 attachment
2024-1-29 21:57 0 10839
[ISE] Modelsim安装与配置说明 attachment
2024-1-29 21:55 0 10761
[ISE] Vivado库编译与设置说明 attachment
2024-1-29 21:55 0 11661
[multisim] 编程图解入门教程 attachment
2024-1-29 21:54 0 10911
[protel] 探秘新一代电子EDA软件—TARGET 3001!值得一试!(附:安装说明)
2024-1-15 10:48 0 10948
[Verilog HDL] verilog基础——always、initial
2023-11-30 20:54 0 10902
[protel] Verilog中的运算符
2023-11-30 20:52 0 10934
[Verilog HDL] Verilog中“=”和“<=”的区别
2023-11-30 20:52 0 11308
[Verilog HDL] 一文带你了解verilog基础语法
2023-11-30 20:51 0 11213
[Verilog HDL] Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别
2023-11-30 20:50 0 11554
[Verilog HDL] verilog 中! 与 ~ 的区别
2023-11-30 20:49 0 11069
[protel] Altium Designer 19使用问题之十三
2023-10-13 14:32 0 12260
[protel] Altium Designer 铺铜设置 要怎么设置才能使得边边角角 更圆滑 就是钝角一样 不尖锐 灌铜... attach_img
2023-10-11 18:21 0 12287
[Verilog HDL] VCS 仿真报错,请大佬帮忙看看 新人帖 attach_img
2023-10-5 23:07 0 12034
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则