EDA 技术

今日: 0|主题: 7709|帖子: 42939 收藏 (43)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[Allegro] Altium Designer规则及覆铜设计小技巧 Altium Design Designe gaochy1126 2024-12-31 08:32 0 8097
[Verilog HDL] 哪个软件写verilog体验最好？ verilo verilog 软件 gaochy1126 2024-11-30 21:37 0 11165
[Verilog HDL] VHDL、Verilog和SystemVerilog的比较 HDL ST System gaochy1126 2024-11-30 21:36 0 10068
[Verilog HDL] Verilog &与&&的区别 verilo verilog AMP gaochy1126 2024-11-30 21:33 0 9386
[Verilog HDL] Verilog中“=”和“<=”的区别 verilo verilog gaochy1126 2024-11-30 21:33 0 9230
[Verilog HDL] 如何写好状态机_fpga_verilog FPGA PGA verilo gaochy1126 2024-11-30 21:32 0 9449
[Verilog HDL] 状态机实例电路 gaochy1126 2024-11-30 21:32 0 9031
[Verilog HDL] 赋值运算符‘＜=‘和‘=‘ 运算符 verilo verilog gaochy1126 2024-11-30 21:31 0 8941
[Verilog HDL] 非阻塞赋值阻塞阻塞赋值 verilo gaochy1126 2024-11-30 21:30 0 8766
[protel] 塔革特官方教学直播第二期：原理图的绘制 EDA软件 pcb设计电子工程师 Target3001 2024-11-21 14:55 0 9036
[protel] 塔革特官方教学第一期：元器件及其库相关操作 EDA软件 PCB技术电子工程师 Target3001 2024-11-8 11:29 0 9656
[FPGA] 寻找项目合作伙伴或者合伙人芯片 ip SOC gdzz 2024-11-6 16:45 1 9840
[protel] 如何使用TARGET3001!创建异形焊盘的封装 EDA软件 PCB技术电子工程师 Target3001 2024-10-17 10:48 0 10660
[Verilog HDL] 跨时钟域传输 ig 触发触发器 gaochy1126 2024-9-28 16:20 0 11171
[Verilog HDL] Verilog中的时间尺度与延迟 TI ig 11 gaochy1126 2024-9-28 16:20 0 11179
[Verilog HDL] verilog延时函数输出延时函数函数 gaochy1126 2024-9-28 16:19 0 10983
[Verilog HDL] Verilog实现小数分频时钟 ic gaochy1126 2024-9-28 16:18 0 11131
[Verilog HDL] verilog的6种延迟操作 verilog verilo 加密 gaochy1126 2024-9-28 16:18 0 11721
[Verilog HDL] 随机信号发生器Verilog 信号发生器信号 gaochy1126 2024-9-28 16:16 0 11438
[Verilog HDL] Verilog HDL仿真激励仿真 verilog verilo gaochy1126 2024-9-28 16:16 0 11109
[Verilog HDL] verilog产生时钟信号时钟信号时钟信号 gaochy1126 2024-9-28 16:14 0 10960
[FPGA] verilog 反相器的设计与仿真设计仿真 verilog gaochy1126 2024-9-28 16:07 0 10887
[multisim] verilog 语法基础汇总函数 AMP 运算符 gaochy1126 2024-9-28 16:06 0 11362
[Verilog HDL] 8种编译指令 SC TE UL gaochy1126 2024-9-28 16:05 0 10743
[Verilog HDL] Verilog中的时间尺度与延迟 TI ig 11 gaochy1126 2024-9-28 16:04 0 10749
[Verilog HDL] 监测变量 UL Dul 十进制 gaochy1126 2024-9-28 16:03 0 10738
[Verilog HDL] $write 用于输出、打印信息 UL Modu 输出 gaochy1126 2024-9-28 16:03 0 10799
[Verilog HDL] Verilog语言中的系统任务和系统函数函数 verilog verilo gaochy1126 2024-9-28 16:02 0 10067
[Verilog HDL] 编译预处理 meter parameter gaochy1126 2024-9-28 16:02 0 10142
任务和函数的对比和总结逻辑 function 控制 gaochy1126 2024-9-28 16:01 0 10111
[Verilog HDL] 综合语法触发 FOR 信号 gaochy1126 2024-9-28 16:01 0 10255
[Verilog HDL] Verilog学习经验分享电路经验分享学习 gaochy1126 2024-9-28 16:00 0 10124
[Verilog HDL] Verilog HDL verilog verilo hd gaochy1126 2024-9-28 15:59 0 10119
.BD1格式的pcb文件如何转换成主流EDA软件PCB格式 T3 使用 AD wang95 2024-9-25 09:31 0 11942
15分钟学会FPC软板设计 candence ALLEGRO CAD 嘉立创FPC 2024-8-7 20:34 0 12368
[protel] 国内市场上一些主流EDA软件功能与性能综合对比功能对比 PCB设计软件电子工程师 Target3001 2024-8-2 16:04 0 13181
[protel] Proteus 电源设置电源 proteu TE gaochy1126 2024-7-31 09:56 0 14895
[protel] Proteus8.6 SP2仿真下载 proteu TE Proteus8 gaochy1126 2024-7-31 09:56 0 11509
[protel] proteus报错internal exception:.access violation in module 'UNKNOWN' module Proteus TI gaochy1126 2024-7-31 09:54 0 12856
[protel] Proteus运行故障分析（电源、程序等）故障分析 proteu TE gaochy1126 2024-7-31 09:53 0 12122